

目立マイクロコンピュータシステム インストラクションボケットブック


JUN.1986



■ ピン配置図(上面図)







CPUレジスタ

汎用レジスタ

Accumulator A	Flag			
B Register	C Register			
D Register	E Register			
H Register	L Register			

Accumulator Flag
A' F'

B' Register C' Register

D' Register E' Register

L' Register


← レジスタセットGR'-

H' Register

専用レジスタ

Vector	R Counter
Index Reg	ister IX
Index Reg	ister IY
Stack Poir	nter SP
Program (Counter PC

ステータスフラグ



割込み優先順位

atul 17 a are CD	/TE Ale obc		IL			固	定コー	- K	
割込み要因	優先度	b ₇	b ₆	b ₅	b4	b ₃	b ₂	bı	b ₀
INT ₁	高	*	*	*	0	0	0	0	0
INT ₂	1	*	*	*	0	0	0	1	0
タイマチャネル0		*	*	*	0	0	1	0	0
タイマチャネル1		*	*	*	0	0	1	1	0
DMAチャネル0		*	*	*	0	1	0	0	C
DMAチャネル1		*	*	*	0	1	0	1	C
シリアル1/0ポート		*	*	*	0	1	1	0	(
非同期SCIチャネル0		*	*	*	0	1	1	1	(
非同期SCIチャネル1	低	*	*	*	1	0	0	0	C

各種要求入力の各動作モードにおける受付け可否一覧表

現在の Action 状態 要求	通常状態 (CPUモード) (IOSTOPモード)	Waitステート	Refresh サイクル	割込み アクノレッジ サイクル	DMA サイクル	BUS RELEASE E-F	SLEEP E-F	SYSTEM STOP E-F	MARIE THE
WAIT	受付ける	受付ける	受付けない	受付ける	受付ける	受付けない	受付けない	受付けない	300
Refresh 要 求(内蔵リ フレッシュ	マシンサイ クルの切れ 目でリフレ	受付けない	受付けない	マシンサイ クルの切れ 目でリフレ	マシンサイ クルの切れ 目でリフレ	受付けない	受付けない	受付けない	3 (10)
回路による リフレッシュサイクル 挿入要求)	ッシュサイ クル挿入	15 mm		ッシュサイクル挿入	ッシュサイ クル挿入	PER public	111 24 75 97		10.44 0.57 1973 54.1 1154 AAR
DREQ ₀	マシンサイ クルの切れ 目で DMA サイクル挿 入	受付けるが マシンサイ クルの切れ 目 ま で DMA サイ クルは挿入 されない	受付ける (**) Refresh サイクル終 了後、1マ シンサイク ル実行した 後に DMA サイクルが 挿入される。	受付ける マシンサイ クルの切れ 目で DMA サイクルが 挿入される	受付ける	受付ける (※)バス解 放サイクマシンサイク ル実行した 後に DMA サイクれが 挿入される。		受付けない	(※) DREQ, DREQ,がレベル検出に設定
BUSREQ	マシンサイ クルの切れ 目 で BUS RELEASE モードにな る	受付けない	受付けない	マシンサイ クルの切れ 目 で BUS RELEASE モードにな る	マシンサイ クルの切れ 目 で BUS RELEASE モードにな る	BUS REL EASE モー ドを継続す る	受付ける	受付ける	されている場合は受付けられない。 (※※) INT。をモード 0 で使用した場合には 受付けられる。バスにのせられた命 今の実行終了後NMIのアクノレッジ サイクルに入る。

7

Actio	1 000	通常状態 (CPUモード) (IOSTOPモード)	Waitステート	Refresh サイクル	割込み アクノレッジ サイクル	DMA サイクル	BUS RELEASE E-F	SLEEP モード	SYSTEM STOP E-F
割	INT ₀ INT ₁ INT ₂	命令の最後 のマシンサ イクルで受 付ける	命令の最後 のマシンサ イクルで受 付ける	受付けない	受付けない	受付けない	受付けない	受付けられ て SLEEP モードから 通常状態に 復帰する	受付けられ てSYSTEM STOPモー ドから通常 状態に復帰 する
込	内蔵/0による割込み要求	命令の最後 のマシンサ イクルで受 付ける	命令の最後 のマシンサ イクルで受 付ける	受付けない	受付けない	受付けない	受付けない	受付けられ て SLEEP モードから 通常状態に 復帰する	受付けない 割込み 要求は 発生し ない
7	NMI	命令の最後 のマシンサ イクルで受 付ける	命令の最後 のマシンサ イクルで受 付ける	受付けない	受付けない (※※)アク ノレッジサ イクル終了 後次の命令 の最後のマ シンサイク	受付ける DMA は中 断される	受付けない	受付けられ て SLEEP モードから 通常状態に 復帰する	受付けられ てSYSTEM STOP モー ドから通常 状態に復帰 する
	In the	76.1	THE ACTIV	1992 718	ルで受付け られる	T NOTE !		10-71-71	ALCOHOL:

- (※) DREQ。, DREQ。がレベル検出に設定されている場合は受付けられない。
 - (※※) INT。をモード 0 で使用した場合には受付けられる。バスにのせられた命令の実行終了後NMIのアクノレッジサイクルに入る。

各種要求の優先順位

CPUに対する各種のRequest入力は、次の3つに分類されます。

- ① ステート単位で受付け、実行されるもの……WAIT
- ② マシンサイクル単位で受付け、実行されるもの……リフレッシュ要求

DMA要求 BUSREQ

③ 命令単位で受付け、実行されるもの……各種割込み


優先順位は原則として


優先度 高い ① > ② > ③ 低い となります。

グループ②内の優先順位は次の通りです。

優先度 高い BUSREQ > リフレッシュ要求 > DMA要求 ただし、BUSREQとリフレッシュ要求が同時に入った場合は、BUSREQが優先され、かつリフレッシュ要求はクリアされます。

状態遷移図





- 注)*1 NORMALとは、通常のCPU命令実行状態を表わす。
 - * 2 DMA要求: DREQ。 DREQ。 DREQ。 0 (メモリー (メモリマップ) 1/0転送時) またはDEO 1 (メモリーメモリ転送時) * 2 DMA発子: DBEO DBEO 1 (メモリーメモリ転送時)
 - * 3 DMA終了: $\overline{DREQ_0}$, $\overline{DREQ_1} = 1$ (メモリー (メモリマップ) I/O転送時)

またはBCRO, BCR1=0000H (全転送モード時)

またはNMI=0 (全転送モード時)

上図以外の状態遷移

- 1. HALT, IOSTOPからDMA, REFRESH, BUS RELEASEへの移行, およびその逆の移行可
- 2. SLEEP, SYSTEM STOPからBUS RELEASEへの移行, およびその逆の移行可

ステータス信号一覧表

各モードでの状態信号の出力を、下記にまとめて示します。

	モード	LIR	ME	ĪŌĒ	RD	WR	REF	HALT	BUSACK	ST	Address BUS	Data
CPU	第1オペコードフェッチ	0	0	1	0	1	1	1	1	0	А	IN
動作	第1オペコード以外の オペコードフェッチ	0	0	1	0	1	1	1	1	1	А	IN
	メモリリード	1	0	1	0	1	1	1	1	1	А	IN
	メモリライト	1	0	1	1	0	1	1	1	1	А	OUT
	1/0 1/- 1/5	1	1	0	0	1	1	1	1	1	А	IN
	1/0 ライト	1	1	0	1	0	1	1	1	1	А	OUT
	内部動作	1	1	1	1	1	1	1	1	1	А	IN
リフレッ	ンュ	1	0	1	1	1	0	1	1	*	А	IN
割込み	NMI	0	0	1	0	1	1	1	1	0	А	IN
アクノレッジ	ĪNT ₀	0	1	0	1	1	1	1	1	0	А	IN
(第1マシン サイクル)	INT ₁ , INT ₂ , & 内部割込み	1	1	1	1	1	1	1	1	0	А	IN

 $^{1: \}mathsf{High}$ レベル、 $0: \mathsf{Low}$ レベル、 $*: \mathsf{不定}$ 、 $A: 任意値、<math>Z: \mathsf{N1}$ ンピーダンス、 $\mathsf{IN}: \mathsf{A}$ 力、 $\mathsf{OUT}: 出力$

	モード	LIR	ME	ĪŌĒ	RD	WR	REF	HALT	BUSACK	ST	Address BUS	Data BUS
BUS RE	ELEASE	1	Z	Z	Z	Z	1	1	0	*	Z	IN
HALT		0	0	1	0	1	1	0	1	0	А	IN
SLEEP		1	1	1	1	1	1	0	1	1	1	IN
内部	メモリリード	1	0	1	0	1	1	1	1	0	А	IN
DMA	メモリライト	1	0	1	1	0	1	1	1	0	А	OUT
	1/0 1) — ド	1	1	0	0	1	1	1	1	0	Α	IN
	1/0 ライト	1	1	0	1	0	1	1	1	0	А	OUT
リセット	\	1	1	1	1	1	1	1	1	1	Z	IN

 $^{1: \}mathsf{High}$ レベル, $0: \mathsf{Low}$ レベル,*: 不定,A: 任意値,Z: ハイインピーダンス, $\mathsf{IN}:$ 入力, $\mathsf{OUT}:$ 出力

リセット時および低消費電力モード時の各端子の状態

記号	端子のモード選択	端	子	が状	態
10 .7	310 3 0 7 2 1 2537(リセット時	SLEEPモード時	IOSTOPモード時	SYSTEM STOPモード院
WAIT		IN(N)	IN(N)	IN(A)	IN(N)
BUSACK		1	OUT	OUT	OUT
BUSREQ		IN(N)	IN(A)	IN(A)	IN(A)
RESET		0	IN(A)	IN(A)	IN(A)
NMI		IN(N)	IN(A)	IN(A)	IN(A)
ĪNT _o		IN(N)	IN(A)	IN(A)	IN(A)
ĪNT ₁		IN(N)	IN(A)	IN(A)	IN(A)
ĪNT ₂		IN(N)	IN(A)	IN(A)	IN(A)
ST		1	1	OUT	1
$A_0 \sim A_{17}$		Z	1	А	1
A ₁₈ /TOUT	A ₁₈ 選択	Z	1	А	1
	TOUT選択	Z	OUT	Н	Н
$D_0 \sim D_7$		Z	Z	А	Z

^{1:}Highレベル、0:Lowレベル、A:任意値、Z:ハイインピーダンス、IN(A):入力(活性)、IN(N):入力(非活性)、OUT:出力、H:指示されたモードに移る前の状態を保持

=7 8	## Z O T 11 18240	立	岩 子 0	が状	態
記 号	端子のモード選択	リセット時	SLEEPモード時	IOSTOPモード時	SYSTEM STOPモード時
RTS₀		1	Н	OUT	Н
CTS₀		IN(N)	IN(A)	IN(N)	IN(N)
DCD ₀		IN(N)	IN(A)	IN(N)	IN(N)
TXA		1	OUT	Н	Н
RXA ₀		IN(N)	IN(A)	IN(N)	IN(N)
CKA ₀ /DREQ ₀	内部クロック選択	Z	OUT	Z	Z
	外部クロック選択	Z	IN(A)	IN(N)	IN(N)
	DREQ。選択	Z	IN(N)	IN(A)	IN(N)
TXA ₁		1	OUT	Н	Н
RXA ₁		IN(N)	IN(A)	IN(N)	IN(N)
CKA ₁ /TEND ₀	内部クロック選択	Z	OUT	Z	Z
	外部クロック選択	Z	IN(A)	IN(N)	IN(N)
	TEND。選択	Z	1	OUT	1
TXS		1	OUT	Н	Н
RXS/CTS ₁	RXS選択	IN(N)	IN(A)	IN(N)	IN(N)
	CTS。選択	IN(N)	IN(A)	IN(N)	IN(N)

^{16 1:} Highレベル、0: Lowレベル、A: 任意値、Z: ハイインビーダンス、IN(A): 入力(活性)、IN(N): 入力(非活性)、OUT: 出力、H: 指示されたモードに移る前の状態を保持

記号	端子のモード選択	端	子 6	が状	態
aL 7	編りのと一下選択	リセット時	SLEEPモード時	IOSTOPモード時	SYSTEM STOPE- FE
CKS	内部クロック選択	Z	OUT	1	1
	外部クロック選択	Z	IN(A)	Z	Z
DREQ ₁		IN(N)	IN(N)	IN(A)	IN(N)
TEND ₁		1	1	OUT	1
HALT		1	OUT	OUT	0
REF		1	1	OUT	1
IOE		1	1	OUT	1
ME		1	1	OUT	1
E		0	Eクロック出力	同左	同左
LIR		1	1	OUT	1
WR		1	1	OUT	1
RD		1	1	OUT	1
φ		φ クロック出力	同左	同左	同左

^{1:}Highレベル、0:Lowレベル、A:任意値、Z:ハイインピーダンス、IN(A):入力(活性)、IN(N):入力(非活性)、OUT:出力、H:指示されたモードに移る前の状態を保持

命令セット一覧

命令セットの一覧表の中で使用される記号を以下に説明します。

1. レジスタ指定

g.g',ww,xx,yy,zz はレジスタを指定する記号です。g.g'は8ビットのレジスタ、ww,xx,yy,zz は16ビットのレジスタベアを指 定します。各々対応するレジスタは下記の通りです。

100	, о ш
g, g'	Reg.
000	В
001	C
010	D
011	E
100	Н
101	L
111	А

ww	Reg.
00	BC
01	DE
10	HL
11	SP

XX	Reg.
00	BC
01	DE
10	IX
11	SP

уу	Reg
00	BC
01	DE
10	IY
11	SP

ZZ	Reg.
00	BC
01	DE
10	HL
11	A,F

2. ビット指定

bは、ビット操作命令におけるビットオペラントが何ビット目かを指定する記号です。各々対応するビットは下記の通りです。

010(-	1 2-1-11 -1-1-1-
b	Bit
000	0
001	1
010	2
011	3
100	4
101	5
110	6
111	7

3. コンディション指定

fは、演算の結果を判定して命令を実行する場合の条件を 指定する記号です。各々対応するコンディションは下記 の通りです。

f	(Condition
000	NZ	non zero
001	Z	zero
010	NC	non carry
011	С	carry
100	PO	parity odd
101	PE	parity even
110	P	sign plus
111	M	sign minus

4. リスタートアドレス

vは、リスタート命令のリスタートアドレスを指定する記号です。各々対応するアドレスは下記の通りです。

V	Address
000	00H
001	08H
010	10H
011	18H
100	20H
101	28H
110	30H
111	38H

5. フラグ

フラグの変化を示す記号について説明します。

●:その命令によってフラグは変化しない。

×:その命令によってフラグの変化は不定。

↑: その命令によって演算結果に従いフラグは変化。

S:その命令によって"1"にセット。

R:その命令によって"0"にリセット。

P:その命令によってパリティフラグとして変化。

V:その命令によってオーバフローフラグとして変化。

6. その他

)M:()内の内容をアドレスとするメモリを 表わします。

): ()内の内容をアドレスとする1/0を表わします。

m:8ビット値

mn:16ビット値

S:ソースアドレッシングモード

D: デスティネイションアドレッシングモー

F'

b·()м or b·gr∶()内の内容をアドレスとするメモリ、

又はgrで指定されるレジスタの内容の、bで指定されるビットを表わします。

r OT R : rの添字がついていると、8ビットレジス

タを表わします。Rの添字がついていると、16ビットレジスタを表わします。

			Addres	ssing							Fla	ag		
Operation	MNEMONICS	OP-code	Mod	-	Machine	Bytes	States	Operation		_	4			
name	IVII ILIVIOI II OO	0, 0000	S	D	Cycles						Н			
ADD	ADD A, g	10 000 g	REG	IMP	2	1	4	$A_r + g_r \rightarrow A_r$	1	‡	1	V	R	1
ADD	ADD A, (HL)	10 000 110		IMP	2	1	6	$A_r + (HL)_M \rightarrow A_r$	1	1	1	V	R	1
	ADD A, (NE)	11 000 110		IMP	2	2	6	$A_r + m \rightarrow A_r$	1	1	1	V	R	4
	ADD A,(IX+d)	< m > 11 011 101 10 000 110	IND	IMP	6	3	14	$A_r + (IX + d)_M \rightarrow A_r$	1	‡	‡	٧	R	‡
	ADD A, (IY+d)	<pre></pre>		IMP	6	3	14	$A_r + (IY + d)_M \rightarrow A_r$	1	‡	\$	V	R	‡
ADC	ADC A, g	10 001 g	REG	IMP	2	1	4	$A_r + g_r + c \rightarrow A_r$	1	1	1	V	R	1
ADC	ADC A, (HL)	10 001 110		IMP	2	1	6	$A_r + (HL)_M + c \rightarrow A_r$	1	1	1	V	R	1
	ADC A, m	11 001 110		IMP	2	2	6	$A_r + m + c \rightarrow A_r$	1	1	1	٧	R	1
	ADC A,(IX+d)	11 011 101 10 001 110		IMP	6	3	14	$A_r + (IX + d)_M + c \rightarrow A_r$	1	‡	1	٧	R	1
	ADC A,(IY+d)	<pre></pre>		IMP	6	3	14	$A_r + (IY + d)_M + c \rightarrow A_r$	1	1	1	V	R	Î

Operation	MNEMONICS	OP-code		essing des	Machine							lag		
name		Or code	S	D	Cycles	Bytes	States	Operation	7 S	_		2 P/\		_
AND	AND g	10 100 g	REG	IMP	2	1	4	$A_r \cdot g_r \rightarrow A_r$	1	1	_	P	_	
	AND (HL)	10 100 110	REGI	IMP	2	1	6	$A_r \cdot (HL)_M \rightarrow A_r$	1	1		P		
	AND m	11 100 110 < m >	IMMED	IMP	2	2	6	$A_r \cdot m \rightarrow A_r$	1	1		P		
	AND (IX+d)	11 011 101 10 100 110 < d >	IND	IMP	6	3	14	$A_r \cdot (IX + d)_M \rightarrow A_r$	1	1	S	P	R	R
	AND (IY+d)	11 111 101 10 100 110 〈 d 〉	IND	IMP	6	3	14	$A_r \cdot (IY + d)_M \rightarrow A_r$	1	1	S	P	R	R
Compare	CP g	10 111 g	REG	IMP	2	1	4	$A_r - g_r$	1	1	1	V	S	t
	CP (HL)		REGI	IMP	2	1	6	$A_r - (HL)_M$	1	1	1			1
	CP m	11 111 110 < m >	IMMED	IMP	2	2	6	$A_r - m$	1	1	1	V V	S	1
	CP (IX+d)	11 011 101 10 111 110 < d >	IND	IMP	6	3	14	$A_r - (IX + d)_M$	1	1	1	٧	S	1
	CP (IY+d)	11 111 101 10 111 110 〈 d 〉	IND	IMP	6	3	14	$A_r - (IY + d)_M$	1	1	1	V	S	1

			Addre	eeina							FI	ag		
Operation	MNEMONICS	OP-code	Mod		Machine	Bytes	States	Operation				2		
name	WII VEIVIOU III O		S	D	Cycles				S	Z	Н	P/V	Ν	С
COMPLEMENT	CPL	00 101 111	IMP	IMP	1	1	3	$\overline{A_r} { ightarrow} A_r$	•	•	S	•	S	•
DEC	DEC g DEC (HL) DEC (IX+d)	00 g 101 00 110 101 11 011 101 00 110 101 < d >	REG REGI IND	REG REGI IND	2 4 8	1 1 3	4 10 18	$g_r - 1 \rightarrow g_r$ $(HL)_M - 1 \rightarrow (HL)_M$ $(IX + d)_M - 1 \rightarrow$ $(IX + d)_M$				\ \ \		
	DEC (IY+d)	11 111 101 00 110 101 〈d〉	IND	IND	8	3	18	$(IY + d)_M - 1 \rightarrow (IY + d)_M$	1	1	1	V	S	•
INC	INC g INC (HL) INC (IX+d)	00 g 100 00 110 100 11 011 101 00 110 100 < d >	REG REGI IND	REG REGI IND	2 4 8	1 1 3	4 10 18	$g_r + 1 \rightarrow g_r$ $(HL)_M + 1 \rightarrow (HL)_M$ $(IX + d)_M + 1 \rightarrow$ $(IX + d)_M$	ľ			V V		•
	INC (IY+d)	11 111 101 00 110 100 〈d〉	IND	IND	8	3	18	$(1Y + d)_M + 1 \rightarrow (1Y + d)_M$	1		•	V		
MULT	MLT ww	11 101 101 01 ww1 100	REG	REG	13	2	17	wwH _r ×wwL _r →ww _R	•	•			•	•

Operation			Addre		Machine						F	lag		
name	MNEMONICS	OP-code	S	D	Cycles	Bytes	States	Operation	7			2	_	
			5	U					S	Z	Н	P/V	N	(
NEGATE	NEG	11 101 101 01 000 100	IMP	IMP	2	2	6	$0 - A_r \rightarrow A_r$	1	1	1	٧	S	-
OR	OR g	10 110 g	REG	IMP	2	1	4	$A_r + g_r \rightarrow A_r$	1	1	R	P	R	R
	OR (HL)	10 110 110	REGI	IMP	2	1	6	$A_r + (HL)_M \rightarrow A_r$	1	1	R	P	R	R
	OR m	11 110 110 〈 m 〉	IMMED	IMP	2	2	6	$A_r + m \rightarrow A_r$	1	1	R	P	R	R
	OR (IX+d)	11 011 101 10 110 110 < d >	IND	IMP	6	3	14	$A_r + (IX + d)_M \rightarrow A_r$	1	*	R	P	R	R
	OR (IY+d)	11 111 101 10 110 110 〈 d 〉	IND	IMP	6	3	14	$A_r + (IY + d)_M \rightarrow A_r$	1	1	R	P	R	R
SUB	SUB g	10 010 g	REG	IMP	2	1	4	$A_r - g_r \rightarrow A_r$	1	1	1	V	S	1
	SUB (HL)	10 010 110	REGI	IMP	2	1	6	$A_r - (HL)_M \rightarrow A_r$	1					1
	SUB m	11 010 110 < m >	IMMED	IMP	2	2	6	$A_r - m \rightarrow A_r$	1		ţ		S	1
	SUB (IX+d)	11 011 101 10 010 110 〈d〉	IND	IMP	6	3	14	$A_r - (IX + d)_M {\rightarrow} A_r$	‡	1	1	V	S	Î

_			Addre	ssing							FI	ag		
Operation	MNEMONICS	OP-code	Mod	des	Machine Cycles	Bytes	States	Operation	7	6	4	2	1	0
name			S	D	Oycles				S	Z	Н	P/V	Ν	С
SUB	SUB (IY+d)	11 111 101 10 010 110 〈 d 〉	IND	IMP	6	3	14	$A_r - (IY + d)_M \rightarrow A_r$	1	1	1	٧	S	1
SUBC	SBC A, g	10 011 g	REG	IMP	2	1	4	$A_r - g_r - c \rightarrow A_r$	1	1	1	V	S	1
0020	SBC A,(HL)	10 011 110	REGI	IMP		1	6	$A_r - (HL)_M - c \rightarrow A_r$	1	‡	1	\vee	S	1
	SBC A,m	11 011 110 〈 m 〉	IMMED	IMP	2 2	2	6	$A_r - (HL)_M - c \rightarrow A_r$ $A_r - m - c \rightarrow A_r$						
	SBC A,(IX+d)	11 011 101 10 011 110 〈 d 〉		IMP	6	3	14	$A_r - (IX + d)_M - c \rightarrow A_r$						
	SBC A, (IY+d)	11 111 101 10 011 110 < d >		IMP	6	3	14	$A_r - (IY + d)_M - c \rightarrow A_r$	1	1	1	V	S	Į.
TEST	TST g	11 101 101 00 g 100			3	2	7	Ar · gr	-	1	S	Р	R	R
	TST (HL)	11 101 101 00 110 100	REGI		4	2	10	Ar * (HL) M	1	1	S	P	R	R

Operation	MNEMONICS	OP-code	Addre	essing des	Machine	Dutos	0	Operation	7	0		lag		
name		J. 0000	S	D	Cycles	Bytes	States	Operation		6 Z		2 P/\		
TEST	TST m	11 101 101 01 100 100 <m></m>	IMMED		3	3	9	Ar·m	\$	1		P	_	
XOR	XOR g	10 101 g	REG	IMP	2	1	4	$A_r \oplus g_r \rightarrow A_r$	1	1	R	P	R	
	XOR (HL)	10 101 110	REGI	IMP	2	1	6	$A_r \oplus (HL)_M \rightarrow A_r$	1	1		P		
	XOR m	11 101 110 〈m〉	IMMED	IMP	2	2	6	$A_r \oplus m \rightarrow A_r$	1	1		P		R
	XOR (IX+d)	11 011 101 10 101 110 〈d〉	IND	IMP	6	3	14	$A_r \oplus (IX + d)_M \rightarrow A_r$	1	1	R	P	R	R
	XOR (IY+d)	11 111 101 10 101 110 〈d〉	IND	IMP	6	3	14	$A_r \oplus (IY + d) A_r$	1	**	R	P	R	R
Rotate and	RLA	00 010 111	IMP	IMP	1	1	3				R	•	R	1
Shift Data	RL g	11 001 011 00 010 g	REG	REG	3	2	7	C b7 ← b0	1	1	R	P	R	1
	RL (HL)	11 001 011 00 010 110	REGI	REGI	5	2	13		1	‡	R	P	R	

			Addre	ssing								ag		
Operation	MNEMONICS	OP-code	Mo		Machine Cycles	Bytes	States	Operation	7	_		2		
name			S	D	Cycles				S	Z	Н	P/V	N	C
Rotate and Shift Data	RL (IX+d)	11 011 101 11 001 011 〈d〉	IND	IND	7	4	19		1	‡	R	P	R	1
	RL (IY+d)	00 010 110 11 111 101 11 001 011 〈d〉	IND	IND	7	4	19		1	ţ	R	Р	R	1
	RLCA RLC g	00 010 110 00 000 111 11 001 011	IMP REG	IMP REG	1 3	1 2	3 7	C b7← b0	•	•	R	• P	R	
	RLC (HL)	00 000 g 11 001 011 00 000 110	REGI	REGI	5	2	13		t	1	R	P	R	‡
	RLC (IX+d)	11 011 101 11 001 011	IND	IND	7	4	19		1	4 mg	R	P	R	1
	RLC (IY+d)	(d) 00 000 110 11 111 101 11 001 011 (d) 00 000 110	IND	IND	7	4	19		•	1	R	P	R	1

Operation			Addr	essing	Machine						FI	ag		
name	MNEMONICS	OP-code		des	Cycles	Bytes	States	Operation	7	6	4	2	1	C
			S	D	1				S	Z	Н	P/V	N	(
Rotate and Shift Data	RLD	11 101 101 01 101 111	IMP	IMP	8	2	16	b7 b0 Ar	1	1	R	P	R	•
	RRA	00 011 111	IMP	IMP	1	1	3	b7 b0 (HL) M		•	R	•	R	Î
	RR g	11 001 011 00 011 g	REG	REG	3	2	7		1	‡	R	P	R	1
	RR (HL)	11 001 011	REGI	REGI	5	2	13	b7 → b0 C	4	1	R	P	R	1
	RR (IX+d)	00 011 110 11 011 101 11 001 011	IND	IND	7	4	19		1	1	R	P	R	4 - 0
	RR (IY+d)	(d) 00 011 110 11 111 101 11 001 011 (d)	IND	IND	7	4	19		1	‡	R	Р	R	1
	RRCA	00 011 110 00 001 111	IMP	IMP	1	1	3			•	R	•	R	1
	RRC g	11 001 011 00 001 g	REG	REG	3	2	7	b7 — → b0 C	1	1	R	P	R	
	RRC (HL)	11 001 011	REGI	REGI	5	2	13		1	4	R	P	R	1

Operation	MNEMONICS	OP-code		essing	Machine	Distan	States	Operation	7	6	FI 4	ag 2	1	0
name	IVIIVEIVIOIVIOS	Or code	S	D	Cycles	Bytes	States	operation.	S	Z	P/V		Ν	С
Rotate and Shift Data	RRC (IX+d)	11 011 101 11 001 011 〈d〉	IND	IND	7	4	19		1	1	R	P	R	1
	RRC (IY+d)	00 001 110 11 111 101 11 001 011 〈 d 〉	IND	IND	7	4	19		1	1	R	P	R	1
	RRD	00 001 110	IMP	IMP	8	2	16	A _r	1	1	R	P	R	•
	SLA g	01 100 111 11 001 011 00 100 g	REG	REG	3	2	7	(HL) _M	1	1	R	P	R	1
	SLA (HL)	11 001 011	REGI	REGI	5	2	13		1	Î	R	P	R	1
	SLA (IX+d)	11 011 101 11 001 011 〈d〉	IND	IND	7	4	19	C b7 b0	1	4.2	R	P	R	1
	SLA (IY+d)	00 100 110 11 111 101 11 001 011 < d >	IND	IND	7	4	19		1	1	R	P	R	1
	SRA g	00 100 110 11 001 011 00 101 g	REG	REG	3	2	7	b7 b0 C	1	1	R	P	R	

Operation	A ANIEN AONILOG			essing	Machine						F	lag		
name	MNEMONICS	OP-code		des	Cycles	Bytes	States	Operation	7	6	4	2	1	0
			S	D	.,				S	Z	Н	P/\	N	C
Rotate and	SRA (HL)	11 001 011	REGI	REGI	5	2	13		1	‡	R	P	R	1
Shift Data		00 101 110							'					*
	SRA (IX+d)	11 011 101	IND	IND	7	4	19		1	1	R	P	R	1
		11 001 011							1	*	. ,	,	, ,	*
		< d >												
		00 101 110												
	SRA (IY+d)	11 111 101	IND	IND	7	4	19			1	R	P	R	^
		11 001 011								*		•		*
		< d >					ĺ		-					
		00 101 110												
	SRL g	11 001 011	REG	REG	3	2	7		1	1	R	P	R	+
		00 111 g						b7 b0	1	*		•		*
	SRL (HL)	11 001 011	REGI	REGI	5	2	13		1	î	R	P	R	4
		00 111 110								*		•	1.4	*
	SRL (IX+d)	11 011 101	IND	IND	7	4	19		1	Î	R	Р	R	1
		11 001 011								*		•	1 1	4
		< d >												
		00 111 110												
	SRL (IY+d)	11 111 101	IND	IND	7	4	19		1	1	R	Р	R	4
		11 001 011								*			1.1	*
		<d>></d>				1			1					
		00 111 110												

Operation	MNEMONICS	0P-code		essing	Machine	Bytes	States	Operation	7	6		lag 2	1	0
name	WINTERVIOR	Oi code	S	D	Cycles	2,100	Otatoo		S	Z	Н	P/V	N	C
Bit Set	SET b, g	11 001 011 11 b g	REG	REG	3	2	7	$1 \rightarrow b \cdot g_r$	•	•	•	•	•	•
	SET b,(HL)	11 001 011 11 b 110	REGI	REGI	5	2	13	1→b • (HL) _M	•	•	•	•	•	•
	SET b,(IX+d)	11 011 101 11 001 011 〈 d 〉	IND	IND	7	4	19	$1 \rightarrow b \cdot (IX + d)_M$	•	•	•	•	•	•
	SET b,(IY+d)	11 b 110 11 111 101 11 001 011	IND	IND	7	4	19	$1 \rightarrow b \cdot (1Y + d)_M$	•	•	•	•	•	•
Bit Reset	RES b, g	11 001 011 10 b g	REG	REG	3	2	7	$0 \rightarrow b \cdot g_r$	•	•		•	•	•
	RES b,(HL)	11 001 011 10 b 110	REGI	REGI	5	2	13	0→p• (HL) M	•	•	•	•	•	•
	RES b,(IX+d)	11 011 101 11 001 011	IND	IND	7	4	19	0→b• (IX + d) _M	•	•	•	•	•	•

Operation	MNEMONICS	OP-code		essing	Machine	Bytes	States	Operation	7	6	FI 4	ag 2	1	0
name			S	D	Cycles	Dytes	States	operation	-		_	P/V	-	0
Bit Reset	RES b, (IY+d)	11 111 101 11 001 011 < d > 10 b 110	IND	IND	7	4	19	$0 \rightarrow b \cdot (IY + d)_M$	•	•	•	•	•	•
Bit Test	BIT b, g	11 001 011 01 b g	REG		2	2	6	$\overline{b \cdot g_r} \rightarrow z$	X	4	S	X	R	•
	BIT b,(HL)	01 b g 11 001 011 01 b 110	REGI		3	2	9	b·(HL) _M →z	×	1	S	X	R	•
	BIT b, (IX+d)	11 011 101 11 001 011 〈 d 〉 01 b 110	IND		5	4	15	$b \cdot (IX + d)_{M} \rightarrow z$	X	‡	S	X	R	•
	BIT b, (IY+d)	11 111 101 11 001 011 〈 d 〉 01 b 110	IND		5	4	15	$b \cdot (IY + d)_M \rightarrow Z$	X	1	S	Χ	R	•

Operation				essing	Machine				_	_		ag		
name	MNEMONICS	OP-code	Mo		Cycles	Bytes	States	Operation	7	6	_	2		_
			S	D	0,0.00				S	Z	Н	P/V	N	C
ADD	ADD HL, ww	00 ww1 001	REG	IMP	5	1	7	$HL_R + ww_R \rightarrow HL_R$	•	•	X		R	1
	ADD IX, xx	11 011 101	REG	IMP	6	2	10	$ X_R + xx_R \rightarrow X_R$	•	•	Χ	•	R	1
	ADD IY, yy	00 xx1 001 11 111 101 00 yy1 001	REG	IMP	6	2	10	$IY_R + yy_R {\rightarrow} IY_R$	•	•	X	•	R	1
ADC	ADC HL, ww	11 101 101 01 ww1 010	REG	IMP	6	2	10	$HL_R + ww_R + c \rightarrow HL_R$	‡	1	X	٧	R	1
DEC	DEC ww	00 ww1 011	REG	REG	2	1	4	ww _R − 1→ww _R	•		•	•	•	•
	DEC IX	11 011 101	IMP	IMP	3	2	7	$IX_R - 1 \rightarrow IX_R$	•	•	•	•	•	•
	DEC IY	11 111 101 00 101 011	IMP	IMP	3	2	7	$IY_R - 1 \rightarrow IY_R$	•	•	•	•	•	•
INC	INC ww	00 ww0 011	REG	REG	2	1	4	ww _R + 1→ww _R	•	•		•	•	•
	INC IX	11 011 101 00 100 011	IMP	IMP	3	2	7	$IX_R + 1 \rightarrow IX_R$	•	•	•	•	•	•
	INC IY	11 111 101 00 100 011	IMP	IMP	3	2	7	$ Y_R + 1 \rightarrow Y_R $	•	•	•	•	•	•

Operation				essing	Machine						F	lag		
name	MNEMONICS	OP-code		odes	Cycles	Bytes	States	Operation	7	6	4	2	1	(
			S	D	,				S	Z	Н	P/V	N	(
SBC	SBC HL, ww	11 101 101 01 ww0 010	REG	IMP	6	2	10	$HL_R - ww_R - c \rightarrow HL_R$	1	1	X	V	S	
Load 3 bit Data	LD A, I	11 101 101 01 010 111	IMP	IMP	2	2	6	$I_r \rightarrow A_r$	1	1	R	IEF ₂	R	(
	LD A, R	11 101 101 01 011 111	IMP	IMP	2	2	6	$R_r \rightarrow A_r$	1	1	R	IEF:	R	
	LD A,(BC)	00 001 010	REGI	IMP	2	1	6	$(BC)_M \rightarrow A_r$						
	LD A,(DE)	00 011 010	REGI	IMP	2	1	6	(DE) _M →A,						
	LD A,(mn)	00 111 010 < n > < m >	EXT	IMP	4	3	12	$(mn)_{M} \rightarrow A_r$	•	•	•	•	•	
	LD I, A	11 101 101 01 000 111	IMP	IMP	2	2	6	$A_r \rightarrow I_r$	•	•	•	•	•	1
	LD R, A	11 101 101 01 001 111	IMP	IMP	2	2	6	$A_r \rightarrow R_r$	•	•	•	•	•	-
	LD (BC), A	00 000 010	IMP	REGI	3	1	7	$A_r \rightarrow (BC)_M$						
	LD (DE), A	00 010 010	IMP	REGI	3	1	7	$A_r \rightarrow (DE)_M$					•	4
	LD (mn), A	00 110 010 < n > < m >	IMP	EXT	5	3	13	$A_r \rightarrow (mn)_M$	•	•	•	•	•	

Operation			Addre		Machine			Operation	7	6	F 4	lag 2	1	0
name	MNEMONICS	OP-code	Mod	D D	Cycles	Bytes	States	Operation				P/V	N	
Load	LD g, g'	01 g g'	REG	REG	2	1	4	$g_r \rightarrow g_r$		•	•		0	•
8 Bit Data	LD g,(HL)	01 g 110	REGI	REG	2	1	6	$(HL)_M \rightarrow g_r$				•	•	•
	LD g, m	00 g 110	IMMED	REG	2	2	6	$m \rightarrow g_r$		•	•	•	•	•
	LD g,(IX+d)	11 011 101 01 g 110		REG	6	3	14	$(1X + d)_{M} \rightarrow g_{r}$	•	•	•	•	•	•
	LD g,(IY+d)	<pre></pre>		REG	6	3	14	$(IY+d)_M{\longrightarrow} g_r$	•	•	•	•	•	•
	LD (HL), m	<pre></pre>	IMMED	REGI	3	2	9	$m \rightarrow (HL)_M$	•	•	•	•	•	•
	LD (IX+d), m			IND	5	4	15	$m \rightarrow (IX + d) M$	•	•	•	•	•	•
	LD (IY+d),m	<pre></pre>	IMMED	IND	5	4	15	$m \rightarrow (IY + d)_M$	•	•	•	•	•	•
	LD (HL),g	(m) 01 110 g	REG	REGI	3	1	7	$g_r \rightarrow (HL)_M$	•		•	•	•	•

Operation	MNEMONICS	00		essing	Machine							lag		
name	IVIINEIVIONIUS	OP-code	S	des	Cycles			Operation	7			2		
			3	D					S	Z	Н	P/V	N	(
Load 8Bit Data	LD (IX+d), g	11 011 101 01 110 g < d >	REG	IND	7	3	15	$g_r \rightarrow (IX + d)_M$	•	•	•	•	•	•
	LD (IY+d),g	11 111 101 01 110 g < d >	REG	IND	7	3	15	$g_r \rightarrow (IY + d)_M$	•	•	•	•	•	•
Load 16Bit Data	LD ww, mn	00 ww0 001 < n >	IMMED	REG	3	3	9	mn→ww _R	•	•	•	•	•	•
	LD IX, mn	11 011 101 00 100 001 < n > < m >	IMMED	IMP	4	4	12	$mn{\longrightarrow} IX_R$	•	•	•	•	•	•
	LD IY, mn		IMMED	IMP	4	4	12	$mn{\longrightarrow} IY_R$	•	•	•	•	•	•
	LD SP, HL LD SP, IX	11 111 001	IMP IMP	IMP IMP	2 3	1 2	4 7	$HL_R \rightarrow SP_R$ $IX_R \rightarrow SP_R$	•	•	•	•	•	•

			Addre	essing	Machine				_			ag		
Operation	MNEMONICS	OP-code	Mo	des	Cycles	Bytes	States	Operation		6		2		
name			S	D	Oyolos				S	Z	Н	P/V	N	С
Load 16Bit Data	LD SP, IY	11 111 101	IMP	IMP	3	2	7	$IY_R \rightarrow SP_R$	•	•	•	•	•	•
TOBIL Data	LD ww,(mn)	11 101 101 01 ww1 011 < n >	EXT	REG	6	4	18	$(mn + 1) \xrightarrow{M} wwH,$ $(mn) \xrightarrow{M} wwL,$	•	•	•	•	•	•
	LD HL,(mn)	< m > 00 101 010 < n >	EXT	IMP	5	3	15	$(mn + 1)_M \rightarrow H_r$ $(mn)_M \rightarrow L_r$	•	•	•	•	•	•
	LD IX,(mn)	(m) 11 011 101 00 101 010	EXT	IMP	6	4	18	$(mn+1)_M \rightarrow IXH_r$ $(mn)_M \rightarrow IXL_r$	•	•	•	•	•	•
	LD IY,(mn)	<pre></pre>	EXT	IMP	6	4	18	$(mn + 1)_M \rightarrow IYH_r$ $(mn)_M \rightarrow IYL_r$	•	•	•	•	•	•
	LD (mn), ww	< m > 11 101 101 01 ww0 011 < n > < m >	REG	EXT	7	4	19	$wwH_r \rightarrow (mn + 1)_M$ $wwL_r \rightarrow (mn)_M$	•	•	•	•	•	•

Operation	MNEMONICS	OP-code	Addre	essing	Machine	D. 4	0	0	-	_		lag		
name			S	D	Cycles	Bytes	States	Operation	7 S	6		_	1 / N	_
Load 16 bit Data	LD (mn), HL	00 100 010 < n > < m >	IMP	EXT	6	3	16	$H_r \rightarrow (mn + 1)_M$ $L_r \rightarrow (mn)_M$	•	•	•	•	•	•
	LD (mn), IX	11 011 101 00 100 010 < n >	IMP	EXT	7	4	19	$IXH_r \rightarrow (mn + 1)_M$ $IXL_r \rightarrow (mn)_M$	•	•	•	•	•	•
	LD (mn), IY	<pre></pre>	IMP	EXT	7	4	19	$IYH_r \rightarrow (mn+1)_M$ $IYL_r \rightarrow (mn)_M$	•	•	•	•	•	•
Block Transfer Search Data	CPD	11 101 101 10 101 001	REGI/		6	2	12	$A_r - (HL)_M$ $BC_R - 1 \rightarrow BC_R$	1	2	1	1	S	•
	CPDR	11 101 101 10 111 001	REGI/ IMP		8	2 2	14 12	$\begin{array}{l} HL_R-1{\rightarrow}HL_R\\ BC_R\neq 0\ A_r\neq (HL)_M\\ BC_R=0\ or\ A_r=(HL)_M\\ Q\ BC_R-1{\rightarrow}BC_R\\ HL_R-1{\rightarrow}HL_R\\ \end{array}$	1	2	‡	1	S	•

			Addre	essing							FI	ag		
Operation	MNEMONICS	OP-code		des	Machine Cycles	Bytes	States	Operation	7	6	4	2	_	
name	1411 1211101110		S	D	Cycles				S	Z	Н	P/V	N	C
Block Transfer Search Data	CPI	11 101 101 10 100 001	REGI/ IMP		6	2	12	A, - (HL) M BC _R - 1→BC _R HL _R + 1→HL _R	1	(2) 1 (2)	1	1	S	•
	CPIR	11 101 101 10 110 001	REGI/ IMP		8	2 2	14	$BC_R \neq 0$ $A_r \neq (HL)_M$ $BC_R = 0$ or $A_r = (HL)_M$ $A_r - (HL)_M$	1	1	‡	1	S	•
	LDD	11 101 101 10 101 000	REGI	REGI	4	2	12	$\begin{array}{c c} O & BC_R - 1 {\longrightarrow} BC_R \\ HL_R + 1 {\longrightarrow} HL_R \end{array}$ Repeat O until $A_r = (HL)_M \text{ or } BC_R = 0$ $(HL)_M {\longrightarrow} (DE)_M \\ BC_R - 1 {\longrightarrow} BC_R \\ DE_R - 1 {\longrightarrow} DE_R \\ HL_R - 1 {\longrightarrow} HL_R \end{array}$	•	•	R	1		(

① P/V = 0 : $BC_R - 1 = 0$ P/V = 1 : $BC_R - 1 \neq 0$ ② Z = 1 : $A_r = (HL)_M$

Z=0: $A_r \neq (HL)_M$

Operation				essing	Machine						F	lag		_
name	MNEMONICS	OP-code	S	des	Cycles	Bytes	States	Operation	-	6	4	2		
			5	D					S	Z	Н	P/V	N	C
Block Transfer	LDDR	11 101 101 10 111 000	REGI	REGI	6	2	14 (BC _R ≠0)	$ \begin{array}{c} (HL)_{M} \rightarrow (DE)_{M} \\ BC_{R} - 1 \rightarrow BC_{R} \end{array} $	•	•	R	R	R	•
Search Data					4	2	12 (BC _R =0)	DE _R − 1→DE _R						
							(BOR-0)	Repeat Q until				(I)		
	LDI	11 101 101 10 100 000	REGI	REGI	4	2	12	$(HL)_M \rightarrow (DE)_M$ $BC_R - 1 \rightarrow BC_R$	•	•	R	1	R	•
		10 100 000						DE _R + 1→DE _R						
	LDIR	11 101 101	REGI	REGI	6	2	14	$HL_R + 1 \rightarrow HL_R$ $\int (HL)_M \rightarrow (DE)_M$		•	R	R	R	•
		10 110 000			4	2	(BC _R ≠0)	()						
					4	2	12 (BCR=0)	DER + 1 \rightarrow DER HLR + 1 \rightarrow HLR Repeat Q until BCR = 0						
PUSH	PUSH zz	11 zz0 101	REG	IMP	5	1	11	$ZZL_r \rightarrow (SP-2)_M$ $ZZH_r \rightarrow (SP-1)_M$	•	•	•	•	•	•
								$SP_R - 2 \rightarrow SP_R$						

P/V = 0: $BC_R - 1 = 0$, P/V = 1: $BC_R - 1 \neq 0$

Operation	MNEMONICS	OP-code	Addre	_	Machine Cycles	Bytes		Operation	Flag 7 6 4 2 1 0
name			S	D	Cycles				SZHP/VNC
PUSH	PUSH IX	11 011 101 11 100 101	IMP	IMP	6	2	14	$IXL_r \rightarrow (SP-2)_M$ $IXH_r \rightarrow (SP-1)_M$ $SP_R - 2 \rightarrow SP_R$	• • • • •
	PUSH IY	11 111 101 11 100 101	IMP	IMP	6	2	14	$\begin{aligned} & YL_r \rightarrow (SP-2)_M \\ & YH_r \rightarrow (SP-1)_M \\ & SP_R - 2 \rightarrow SP_R \end{aligned}$	• • • • •
POP	POP zz	11 zz0 001	IMP	REG	3	1	9	$(SP+1)_{M} \rightarrow zzH_{r}$ $(SP)_{M} \rightarrow zzL_{r}$ $SP_{R}+2 \rightarrow SP_{R}$	• • • • •
	POP IX	11 011 101 11 100 001	IMP	IMP	4	2	12	$(SP+1)_{M} \rightarrow IXH_{r}$ $(SP)_{M} \rightarrow IXL_{r}$ $SP_{R}+2 \rightarrow SP_{R}$	• • • • •
	POP IY	11 111 101 11 100 001	MP	IMP	4	2	12	$(SP+1)_{M} \rightarrow IYH_{r}$ $(SP)_{M} \rightarrow IYL_{r}$ $SP_{R}+2 \rightarrow SP_{R}$	• • • • •
Exchange	EX AF, AF	00 001 000	IMP	IMP	2	1	4	AF _R ↔AF _R ′	
Lxonango	EX DE, HL	11 101 011	IMP	IMP	1	1	3	DER↔HLR	
	EXX	11 011 001	IMP	IMP	1	1	3	$BC_R \leftrightarrow BC_R'$ $DE_R \leftrightarrow DE_R'$ $HL_R \leftrightarrow HL_R'$	• • • • •

Operation	MNEMONICS	OP-code		essing	Machine	Bytes	States	0	_			lag		
name		Or code	S	D	Cycles	bytes	States	Operation	7 S	6 7			1 / N	
Exchange	EX (SP), HL	11 100 011	IMP	IMP	6	1	16	$H_r \leftrightarrow (SP+1)_M$ $L_r \leftrightarrow (SP)_M$	•	•	•	•	•	•
	EX (SP), IX	11 011 101 11 100 011	IMP	IMP	7	2	19	$IXH_r \leftrightarrow (SP+1)_M$ $IXL_r \leftrightarrow (SP)_M$	•	•		•	•	•
	EX (SP), IY	11 111 101 11 100 011	IMP	IMP	7	2	19	$IYH_r \leftrightarrow (SP+1)_M$ $IYL_r \leftrightarrow (SP)_M$	•	•	•	•	•	•
Call	CALL mn	11 001 101		EXT	6	3	16	$PCH_r \rightarrow (SP-1)_M$ $PCL_r \rightarrow (SP-2)_M$ $mn \rightarrow PC_R$ $SP_R - 2 \rightarrow SP_R$	•	•	•	•	•	•
	CALL f, mn	11 f 100 〈n〉		EXT	2	3	6(f: false)	continue:	•	•	•	•	•	•
		< m >			6	3	16(f: true)	CALL mn: f is true						
Jump		00 010 000 〈 j-2 〉		REL	5 3	2 2	9 7	$(B_r \neq 0)$ $(B_r = 0)$ $B_r = 1 \rightarrow B_r$ contine : $B_r = 0$ $PC_R + j \rightarrow PC_R : B_r \neq 0$	•	•	•	•	•	•

Operation	MNEMONICS	OP-code		essing	Machine	Bytes	States	Operation	7	6		lag 2	1	0
name	MINEMONIOS	OF-code	S	D	Cycles	bytes	States	,	S	Z	Н	P/\	1	1 C
Jump	JP f, mn	11 f 010		EXT	2	3	6	(f: false)	•	•			•	
oump		< n >			3	3	9	(f:true)						
		< m >						mn→PC _R : f is true continue: f is false						
	JP mn	11 000 011		EXT	3	3	9	mn→PCR		0	•	•		
		< n >												
		< m >							-					
	JP (HL)	11 101 001		REGI	1	1	3	HL _R →PC _R						
	JP (IX)	11 011 101		REGI	2	2	6	IX _R →PC _R		•				, ,
		11 101 001							-	-				
	JP (IY)	11 111 101		REGI	2	2	6	IYR→PCR						, ,
		11 101 001								_				
	JR j	00 011 000		REL	4	2	8	PC _R +j→PC _R				,		, ,
		< j-2 >												
	JR C.j	00 111 000		REL	2	2	6	continue: C=0						•
		< j-2 >			4	2	8	$PC_R + j \rightarrow PC_R : C = 1$						
	JR NC.	00 110 000		REL	2	2	6	continue : C=1						
		(j-2)			4	2	8	$PC_R + j \rightarrow PC_R : C = 0$						
	JR Z, j	00 101 000		REL	2	2	6	continue: Z=0) (0	0 (
	J., 2, j	< j-2 >		1	4	2	8	$PC_R + j \rightarrow PC_R : Z = 1$						

Operation	MNEMONICS	OP-code		essing	Machine	District	0	0	7	0		lag	
name	WINTERVIORNOS	Oi code	S	D	Cycles	Bytes	States	Operation	S	6 Z		2 P/\	1 C
Jump	JR NZ, j	00 100 000 < j-2 >		REL	2	2 2	6	continue : $Z=1$ PC _R +j \rightarrow PC _R : $Z=0$	•	•	•	•	• •
Return	RET	11 001 001		IMP	3	1	9	$(SP)_M \rightarrow PCL_r$ $(SP+1)_M \rightarrow PCH_r$ $SP_R + 2 \rightarrow SP_R$	•	•	•	•	• •
	RET f	11 f 000		IMP	3	1	5(f: false)	continue: f is false	•	•	•	•	• •
					4	1	10 (f: true)	RET: f is true					
	RETI	11 101 101 01 001 101		IMP	4	2	12	Return from interrupt	•	•	•	•	• •
	RETN	11 101 101 01 000 101		IMP	4	2	12	Return from non- maskable interrupt	•	•	•	•	• •
Restart	RST v	11 v 111		IMP	5	1	11	$\begin{array}{c} PCH_r \rightarrow (SP-1)_M \\ PCL_r \rightarrow (SP-2)_M \\ 0 \rightarrow PCH_r \\ v \rightarrow PCL_r \\ SP_R - 2 \rightarrow SP_R \end{array}$	•	•	•	•	• •
INPUT	IN A, (m)	11 011 011 〈m〉	10	IMP	3	2	9	$(Am)_1 \rightarrow A_r$ $m \rightarrow A_0 \sim A_7$ $A_r \rightarrow A_8 \sim A_{15}$	•	•	•	•	• •

0				essing	Machine						FI			
Operation	MNEMONICS	OP-code	Mo	odes	Cycles	Bytes	States	Operation	7	6	4	2	1	0
name			S	D					S	Z		P/V	_	
INPUT	IN g, (C)	11 101 101 01 g 000	10	REG	3	2	9	$(BC)_1 \rightarrow g_r$ g = 110: Only the flags will change. $C_r \rightarrow A_0 \sim A_7$	‡	1	R	P	R	•
	INO g, (m)	11 101 101 00 g 000 < m >	10	REG	4	3	12	$B_r \rightarrow A_8 \sim A_{15}$ $(00m)_1 \rightarrow g_r$ g = 110: Only the flags will change. $m \rightarrow A_0 \sim A_7$	\$	‡	R	P	R	•
								00→A ₈ ~ A ₁₅		3			4	
	IND	11 101 101 10 101 010	10	REGI	4	2	12	$(BC)_{1} \rightarrow (HL)_{M}$ $HL_{R} - 1 \rightarrow HL_{R}$ $B_{r} - 1 \rightarrow B_{r}$ $C_{r} \rightarrow A_{0} \sim A_{7}$ $B_{r} \rightarrow A_{8} \sim A_{15}$	X	1	X	X	4	
	INDR	11 101 101 10 111 010	Ю	REGI	6	2	14 (B,≠0) 12	$[BC]_1 \rightarrow (HL)_M$	X	S	X	X	1	X
							(B _r = 0)	Repeat Q until $B_r = 0$ $C_r \rightarrow A_0 \sim A_7$ $B_r \rightarrow A_8 \sim A_{15}$						

Operation	MNEMONICS	OP-code		essing	Machine			0	-			ag	_	
name N	IVIIVEIVIOIVIOS	OP-code	S	D	Cycles		States	Operation	-	6 Z		2 P/V		0
INPUT	INI	11 101 101 10 100 010 11 101 101 10 110 010	10	REGI	6 4	2 2 2	14 (B, ≠0) 12 (B ₁ =0)	$ \begin{array}{l} (BC)_1 \rightarrow (HL)_M \\ HL_R + 1 \rightarrow HL_R \\ Br - 1 \rightarrow Br \\ Cr \rightarrow A_0 - A_7 \\ Br \rightarrow A_8 - A_{15} \\ [BC)_1 \rightarrow (HL)_M \\ Q \vdash HL_R + 1 \rightarrow HL_R \\ Br - 1 \rightarrow Br \\ Repeat \ Q \ until \\ Br = Q \\ Cr \rightarrow A_0 - A_7 \\ Br \rightarrow A_8 - A_{15} \end{array} $	X	(3) \$ S	X	X	1	×
OUTPUT	OUT (m), A	11 010 011 〈 m 〉	IMP	10	4	2	10	$A_r \rightarrow (Am)_1$ $m \rightarrow A_0 \sim A_7$ $A_r \rightarrow A_8 \sim A_{15}$	•	•	•	•	•	•

 $3 Z=1 : B_r-1=0$ 4 N=1 : MSB of Data=1 $Z=0 : B_r-1\neq 0$ N=0 : MSB of Data=0

Operation	MNEMONICS	OP-code	Addre		Machine	Bytes	States	Operation	7	6		ag 2	1	0
name	MINEMONIOS	Oi code	S	D	Cycles	_,	Otatoo	·	S	Z	Н	P/V	N	С
OUTPUT	OUT (C),g	11 101 101 01 g 001	REG	10	4	2	10	$g_r \rightarrow (BC)_1$ $G_r \rightarrow A_0 \sim A_7$ $B_r \rightarrow A_8 \sim A_{15}$	•	•	•	•	•	•
	OUTO (m),g	11 101 101 00 g 001 < m >	REG	10	5	3	13	$g_r \rightarrow (00m)_1$ $m \rightarrow A_0 \sim A_7$ $00 \rightarrow A_8 \sim A_{15}$	•	3	•	•	4	•
	OTDM	11 101 101 10 001 011	REGI	10	6	2	14	$\begin{split} &(\text{HL})_{N} \rightarrow (\text{00C})_{1} \\ &\text{HL}_{R} - 1 \rightarrow \text{HL}_{R} \\ &C_{r} - 1 \rightarrow C_{r} \\ &B_{r} - 1 \rightarrow B_{r} \\ &C_{r} \rightarrow A_{0} \sim A_{7} \\ &00 \rightarrow A_{8} \sim A_{15} \end{split}$	1	1	1	P	1	1
	OTDMR	11 101 101 10 011 011	REGI	10	6	2	16 (B _r ≠0) 14 (B _r =0)	$C_r - 1 \rightarrow C_r$	R	S	R	S		

Operation	MNEMONICS	OP-code	Addre Mod		Machine	Bytes	States	Operation	7	6		ag	1	
name	WWW.EWIOTHOO	OI COUC	S	D	Cycles	Dytes	States	Operation	7	_		2 P/V		0
OUTPUT										3	' '		4	0
	OTIM	11 101 101 10 000 011	REGI	10	6	2	14	$ \begin{aligned} &(H \; L) \;_{M} \rightarrow (00C) \;_{I} \\ &H L_{R} + 1 \rightarrow H L_{R} \\ &C_{r} + 1 \rightarrow C_{r} \\ &B_{r} - 1 \rightarrow B_{r} \\ &C_{r} \rightarrow A_{0} \sim A_{7} \\ &00 \rightarrow A_{8} \sim A_{15} \end{aligned} $	1	1	1	P		1
	OTIME	11 101 101	5501					F 4					4	
	OTIMR	11 101 101 10 010 011	REGI	10	6	2	16 $(B_r \neq 0)$ 14 $(B_r = 0)$	$\begin{array}{l} O \\ \begin{pmatrix} (HL)_{N} \rightarrow (00C)_{1} \\ HL_{R} + 1 \rightarrow HL_{R} \\ C_{r} + 1 \rightarrow C_{r} \\ B_{r} - 1 \rightarrow B_{r} \\ \\ \\ Repeat \ Q \ until \\ B_{r} = 0 \\ C_{r} \rightarrow A_{0} - A_{7} \\ 00 \rightarrow A_{8} - A_{1.5} \\ \\ \end{array}$	R	S	R	S	4.	R

Operation			Addre	ssing	Machine				-	0		ag	4	_
name	MNEMONICS	OP-code	Mod		Cycles	Bytes	States	Operation	7	6		2	-	0
Hamo			S	D	1				5		Н	P/V	N	C
OUTPUT										(3)			(A)	
	OUTD	11 101 101 10 101 011	REGI	10	4	2	12	$ \begin{aligned} (HL)_{M} \rightarrow (BC)_{1} \\ HL_{R} - 1 \rightarrow HL_{R} \\ B_{r} - 1 \rightarrow B_{r} \\ C_{r} \rightarrow A_{0} \sim A_{7} \\ B_{r} \rightarrow A_{8} \sim A_{15} \end{aligned} $	X	\$	X	X	‡ 4	×
	OTDR	11 101 101 10 111 011	REGI	10	6	2	14 $(B_r \neq 0)$ 12 $(B_r = 0)$	$ \begin{cases} (HL)_{M} \rightarrow (BC)_{1} \\ HL_{R} - 1 \rightarrow HL_{R} \\ B_{r} - 1 \rightarrow B_{r} \end{cases} $ Repeat Q until $ B_{r} = 0 $ $ C_{r} \rightarrow A_{0} \sim A_{7} $ $ B_{r} \rightarrow A_{8} \sim A_{15} $	X			X	1	X
	OUTI	11 101 101 10 100 011	REGI	10	4	2	12	$(HL)_{M} \rightarrow (BC)_{1}$ $HL_{R} + 1 \rightarrow HL_{R}$ $B_{r} - 1 \rightarrow B_{r}$ $C_{r} \rightarrow A_{0} \sim A_{7}$ $B_{r} \rightarrow A_{8} \sim A_{15}$	X	(3)		X	1	X

Operation	MNEMONICS	OP-code	Addre	ssing	Machine	D		0		_	_	lag		
name	IVIIALINIOIAIOS	OF-code	S	D	Cycles	Bytes	States	Operation	7	_	4 H	2 P/V	1 N	- (
OUTPUT										_	-	179	- 14	
	OTIR	11 101 101 10 110 011	REGI	10	6	2	14 (B _r ≠0)	(HL) _M →(BC) ₁ Q HL _R +1→HL _R	X	S	X	X	1	>
					4	2	12 (B _r = 0)	B _r - 1→B _r Repeat Q until B _r = 0						
	TSTIO m	11 101 101 01 110 100 〈m〉	IMMED/		4	3	12	$C_r \rightarrow A_0 \sim A_7$ $B_r \rightarrow A_8 \sim A_{15}$ $(00C)_1 \cdot m$ $C_r \rightarrow A_0 \sim A_7$ $00 \rightarrow A_8 \sim A_{15}$	+	1	S	P	R	F

③ $Z=1: B_r-1=0, Z=0: B_r-1\neq 0$

 $[\]textcircled{4}$ N=1: MSB of Data=1, N=0: MSB of Data=0

Operation	Operation MENMONICS		Addre		Machine				-	0		ag	4	-
	MENMONICS	OP-code	Mod	des	Cycles	Bytes	States	Operation	7	6	4	2		0
name			S	D	0,000				S	Z	Н	P/V	N	С
Special Function	DAA	00 100 111	IMP	IMP	2	1	4	Decimal Adjust Accumulator	Ů.	1	1	P	•	1
Carry	CCF	00 111 111			1	1	3	ē→c			R	•	R	1
Control	SCF	00 110 111			1	1	3	1→c	•	•	R	•	R	S
CPU	DI	11 110 011			1	1	3	0→IEF ₁ , IEF ₂ ⑤			•	•	•	•
Control	EI	11 111 011			1	1	3	1→IEF ₁ , IEF ₂ ⑤		•	•	•		
	HALT	01 110 110			1	1	3	CPU halted			•	•	•	
	IM 0	11 101 101 01 000 110			2	2	6	Interrupt mode 0	•	•	•	•	•	•
	IM 1	11 101 101 01 010 110			2	2	6	Interrupt mode 1	•	•	•	•	•	•
	IM 2	11 101 101 01 011 110			2	2	6	Interrupt mode 2	•	•	•	•	•	•
	NOP	00 000 000			1	1	3	No operation						•
	SLP	11 101 101 01 110 110			2	2	8	Sleep	•	•	•	•	•	•

5 DIまたはEIの最後では割込みはサンプリングされません。

各バスサイクルの状態一覧表

*: 不定 Z:ハイインヒーダンス Machine Instruction States **ADDRESS** RD DATA WR MF IOE LIR HALT ST Cycle 1st op-code 1st ADD HL, ww MC T₁ T₂ T₃ Address op-code 0 0 0 0 MC₂ -MC Ti Ti Ti Ti 7 1 1st op-code 1st MC T₁ T₂ T₃ Address op-code 0 0 0 ADD IX. xx 2nd op-code 2nd ADD IY, W MC2 T₁ T₂ T₃ Address op-code 0 0 0 MC: ~MC6 Ti Ti Ti Ti Z 1 1st op-code 1st MC: T₁ T₂ T₃ Address op-code 0 0-1 0 ADC HL. ww 2nd op-code 2nd SBC HL, ww MC. T1 T2 T3 Address op-code 0 0 0 MC: Z ~ MCi Ti Ti Ti Ti * 1 ADD A, g ADC A, g 1st op-code 1st SUB g MC₁ T1 T2 T3 Address op-code 0 0 0 1 0

Instruction	Machine Cycle	States	ADDRESS	DATA	RD	WR	ME	ĪŌĒ	LIR	HALT	ST
SBC A.g AND g OR g XOR g CP g	MC ₂	Ti	*	Z	1	1	1	1	1	1	1
ADD A, m ADC A, m SUB m SBC A, m	MC ₁	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
AND m OR m XOR m CP m	MC ₂	T ₁ T ₂ T ₃	1st operand Address	m	0	1	0	1	1	1	1
ADD A,(HL) ADC A,(HL) SUB (HL) SBC A,(HL)	MCı	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
AND (HL) OR (HL) XOR (HL) CP (HL)	MC ₂	T ₁ T ₂ T ₃	HL	DATA	0	1	0	1	1	1	1

Instruction	Machine Cycle	States	ADDRESS	DATA	RD	WR	ME	ĪŌĒ	LIR	HALT	ST
ADD A, (IX + d) ADD A, (IY + d) ADC A, (IX + d)	MC ₁	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
ADC A, (IY+d) SUB (IX+d) SUB (IY+d) SBC A, (IX+d)	MC ₂	T ₁ T ₂ T ₃	2nd op-code Address	2nd op-code	0	1	0	1	0	1	1
SBC A, (IX + d) SBC A, (IY + d) AND (IX + d) AND (IY + d) OR (IX + d) OR (IX + d) OR (IX + d) KOR (IX + d) KOR (IY + d)	MC ₃	T ₁ T ₂ T ₃	1st operand Address	d	0	1	0	1	1	1	1
	MC ₄	Ti Ti	*	Z	1	1	1	1	1	1	1
CP (IX+d) CP (IY+d)	MC ₆	T ₁ T ₂ T ₃	IX+d IY+d	DATA	0	1	0	1	1	1	1
IT b, g	MC ₁	$T_1 T_2 T_3$	1st op-code Address	1st op-code	0	1	0	1	0	1	0
D. 1 0, 5	MG ₂	T ₁ T ₂ T ₃	2nd op-code Address	2nd op-code	0	1	0	1	0	1	1

Instruction	Machine Cycle	States	ADDRESS	DATA	RD	WR	ME	IOE	LIR	HALT	ST
	MCı	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
BIT b,(HL)	MC ₂	T ₁ T ₂ T ₃	2nd op-code Address	2nd op-code	0	1	0	1	0	1	1
	МСз	$T_1T_2T_3$	HL	DATA	0	1	0	1	1	1	1
	MC ₁	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
3IT b,(IX+d) 3IT b,(IX+d)	MC ₂	T ₁ T ₂ T ₃	2nd op-code Address	2nd op-code	0	1	0	1	0	1	1
BIT b , $(IX + d)$	MC ₃	T ₁ T ₂ T ₃	1st operand Address	d	0	1	0	1	1	1	1
	Mc ı	T ₁ T ₂ T ₃	3rd op-code Address	3rd op-code	0	1	0	1	0	1	1
	MC ₅	$T_1T_2T_3$	IX + d IY + d	DATA	0	1	0	1	1	1	1
	MC1	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
CALL mn	MC ₂	T ₁ T ₂ T ₃	1st operand Address	n	0	1	0	1	1	1	1

Instruction	Machine Cycle	States	ADDRESS	DATA	RD	WR	ME	ĪŌĒ	LIR	HALT	ST
	MC ₃	T ₁ T ₂ T ₃	2nd operand Address	m	0	1	0	1	1	1	1
CALL mn	MC ₄	Ti	*	Z	1	1	1	1	1	1	1
OALL IIII	MC ₅	$T_1T_2T_3$	SP-1	PCH	1	0	0	1	1	1	1
	MC ₆	T ₁ T ₂ T ₃	SP-2	PCL	1	0	0	1	1	1	1
CALL f, mn (If condition is false)	MC ₁	$T_1T_2T_3$	1st op-code Address	1st op-code	0	1	0	1	0	1	0
	MG ₂	$T_1T_2T_3$	1st operand Address	n	0	1	0	1	1	1	1
	MCı	$T_1T_2T_3$	1st op-code Address	1st op-code	0	1	0	1	0	1	0
	MC ₂	T ₁ T ₂ T ₃	1st operand Address	n	0	1	0	1	1	1	1
CALL f, mn (If condition	MC ₃	T ₁ T ₂ T ₃	2nd operand Address	m	0	1	0	1	1	1	1
If condition is true)	MC ₄	Ti	*	Z	1	1	1	1	1	1	1
	MC ₅	T ₁ T ₂ T ₃	SP-1	PCH	1	0	0	1	1	1	1
	MC ₆	T ₁ T ₂ T ₃	SP-2	PCL	1	0	0	1	1	1	1

Instruction	Machine Cycle		ADDRESS	DATA	RD	WR	ME	ĪOĒ	LIR	HALT	ST
CCF	MCı	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
	MC ₁	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
CPI	MC ₂	T ₁ T ₂ T ₃	2nd op-code Address	2nd op-code	0	1	0	1	0	1	1
CPD	MC ₃	T ₁ T ₂ T ₃	HL	DATA	0	1	0	1	1	1	1
	MC ₄ ~MC ₆	חדה	*	Z	1	1	1	1	1	1	1
	MC ₁	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
CPIR CPDR	MC ₂	T ₁ T ₂ T ₃	2nd op-code Address	2nd op-code	0	1	0	1	0	1	1
(If BCR≠0 and	MC ₃	T ₁ T ₂ T ₃	HL	DATA	0	1	0	1	1	1	1
$A_r \neq (HL)_M$	MC ₄ ~MC ₈	тітітіті	*	Z	1	1	1	1	1	1	1
CPIR CPDR (If BC _R =0 or A _r = (HL) _M)	MC ₁	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0

Instruction	Machine Cycle	States	ADDRESS	DATA	RD	WR	ME	ĪŌĒ	LIR	HALT	ST
CPIR CPDR	MC ₂	T ₁ T ₂ T ₃	2nd op-code Address	2nd op-code	0	1	0	1	0	1	1
(If $BC_R = 0$ or $A_r = (HL)_M$)	MC ₃	$T_1T_2T_3$	HL	DATA	0	1	0	1	1	1	1
Ar (112/31/	MC ₄ ~ MC ₆	Ti Ti Ti	*	Z	1	1	1	1	1	1	1
CPL	MC ₁	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
)AA	MC ₁	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
	MC ₂	Ti	*	z	1	1	1	1	1	1	1
DI	MC ₁	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
	MC ₁	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
DJNZ j	MC ₂	Ti *1	*	Z	1	1	1	1	1	1	1
(If $B_r \neq 0$)	MC ₃	T ₁ T ₂ T ₃	1st operand Address	j-2	0	1	0	1	1	1	1
	MC ₄ ~MC ₅	Ti Ti	*	Z	1	1	1	1	1	1	1

Instruction	Machine Cycle	States	ADDRESS	DATA	RD	WR	ME	ĪŌĒ	LIR	HALT	ST
	MC ₁	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
DJNZ j	MC ₂	Ti * 1	*	Z	1	1	1	1	1	1	1
(If $B_r = 0$)	MC ₃	$T_1T_2T_3$	1st operand Address	_J -2	0	1	0	1	1	1	1
EI	MCı	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
EX DE, HL EXX	MC ₁	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
EX AF, AF'	MCı	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
	MC ₂	Ti	*	Z	1	1	1	1	1	1	1
	MCı	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
	MC ₂	T ₁ T ₂ T ₃	SP	DATA	0	1	0	1	1	1	1
EX (SP), HL	MC ₃	T ₁ T ₂ T ₃	SP+1	DATA	0	1	0	1	1	1	1
	MC4	Ti	*	Z	1	1	1	1	1	1	1
	MC ₅	T ₁ T ₂ T ₃	SP+1	Н	1	0	0	1	1	1	1

^{*1} このステートの直後で、DMA、リフレッシュ、BUS、RELEASEを実行することはできません。(要求を入力しても無視されます。) 58

Instruction	Machine Cycle	States	ADDRESS	DATA	RD	WR	ME	ĪŌĒ	LIR	HALT	ST
EX (SP), HL	MG ₆	$T_1T_2T_3$	SP	L	1	0	0	1	1	1	1
	MC ₁	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
	MC ₂	$T_1T_2T_3$	2nd op-code Address	2nd op-code	0	1	0	1	0	1	1
EX (SP), IX	MC ₃	$T_1T_2T_3$	SP	DATA	0	1	0	1	1	1	1
EX (SP), IX	MC:	$T_1 T_2 T_3$	SP+1	DATA	0	1	0	1	1	1	1
	MC ₅	Ti	*	Z	1	1	1	1	1	1	1
	MC ₆	T ₁ T ₂ T ₃	SP+1	IXH	1	0	0	1	1	1	1
	MO ₇	T ₁ T ₂ T ₃	SP	IXL IYL	1	0	0	1	1	1	1
HALT	MC ₁	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
	_		Next op-code Address	Next op-code	0	1	0	1	0	0	0
M 0 M 1	MC ₁	$T_1T_2T_3$	1st op-code Address	1st op-code	0	1	0	1	0	1	0
IM 2	MC ₂	T ₁ T ₂ T ₃	2nd op-code Address	2nd op-code	0	1	0	1	0	1	1

Instruction	Machine Cycle	States	ADDRESS	DATA	RD	WR	ME	IOE	LIR	HALT	ST
INC g	MC ₁	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
DEC g	MC ₂	Ti	*	Z	1	1	1	1	1	1	1
	MC ₁	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
INC (HL)	MC ₂	T ₁ T ₂ T ₃	HL	DATA	0	1	0	1	1	1	1
DEC (HL)	MC ₃	Ti	*	Z	1	1	1	1	1	1	1
	MC ₄	T ₁ T ₂ T ₃	HL	DATA	1	0	0	1	1	1	1
	MC ₁	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
INC (IX+d)	MC ₂	T ₁ T ₂ T ₃	2nd op-code Address	2nd op-code	0	1	0	1	0	1	1
INC (IY+d) DEC (IX+d)	MC ₃	T ₁ T ₂ T ₃	1st operand Address	d	0	1	0	1	1	1	1
DEC (IX+d)	MC ₄ ~MC ₅	Ti Ti	*	Z	1	1	1	1	1	1	1
	MG ₆	$T_1T_2T_3$	IX + d IY + d	DATA	0	1	0	1	1	1	1

Instruction	Machine Cycle	States	ADDRESS	DATA	RD	WR	ME	ĪŌĒ	LIR	HALT	ST
INC $(IX + d)$ INC $(IY + d)$	MC ₇	Ti	*	Z	1	1	1	1	1	1	1
DEC $(IX + d)$ DEC $(IY + d)$	MC ₈	T ₁ T ₂ T ₃	IX + d IY + d	DATA	1	0	0	1	1	1	1
INC ww	MC ₁	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
DEC ww	MC ₂	Ti	*	Z	1	1	1	1	1	1	1
NC IX NC IY DEC IX	MC ₁	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
	MC ₂	T ₁ T ₂ T ₃	2nd op-code Address	2nd op-code	0	1	0	1	0	1	1
	MC ₃	Ti	*	Z	1	1	1	1	1	1	1
	MC ₁	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
IN A, (m)	MC ₂	$T_1T_2T_3$	1st operand Address	m	0	1	0	1	1	1	1
	MC ₃	T ₁ T ₂ T ₃	m to $A_0 \sim A_7$ A to $A_8 \sim A_{15}$	DATA	0	1	1	0	1	1	1
IN g, (C)	MC ₁	$T_1T_2T_3$	1st op-code Address	1st op-code	0	1	0	1	0	1	0

Instruction	Machine Cycle	States	ADDRESS	DATA	RD	WR	ME	IOE	LIR	HALT	ST
IN g, (C)	MC ₂	T ₁ T ₂ T ₃	2nd op-code Address	2nd op-code	0	1	0	1	0	1	1
	MC ₃	T ₁ T ₂ T ₃	ВС	DATA	0	1	1	0	1	1	1
	MC ₁	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
10.0	MG ₂	T ₁ T ₂ T ₃	2nd op-code Address	2nd op-code	0	1	0	1	0	1	1
IN0 g,(m)	MC ₃	T ₁ T ₂ T ₃	1st operand Address	т	0	1	0	1	1	1	1
	MC ₄	T ₁ T ₂ T ₃	m to A ₀ ~ A ₇ 00H to A ₈ ~ A ₁₅	DATA	0	1	1	0	1	1	1
	MC ₁	$T_1 T_2 T_3$	1st op-code Address	1st op-code	0	1	0	1	0	1	0
INI	MC ₂	$T_1T_2T_3$	2nd op-code Address	2nd op-code	0	1	0	1	0	1	1
IND	MC ₃	$T_1T_2T_3$	BC	DATA	0	1	1	0	1	1	1
	MC ₄	$T_1T_2T_3$	HL	DATA	1	0	0	1	1	1	1
INIR INDR (If $B_r \neq 0$)	MCı	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0

Instruction	Machine Cycle	States	ADDRESS	DATA	RD	WR	ME	ĪOĒ	LIR	HALT	ST
INIR INDR	MC ₂	$T_1T_2T_3$	2nd op-code Address	2nd op-code	0	1	0	1	0	1	1
(If B ₁ ≠ 0)	MC ₃	$T_1T_2T_3$	BC	DATA	0	1	1	0	1	1	1
	MC ₄	$T_1T_2T_3$	HL	DATA	1	0	0	1	1	1	1
	MC5 ~MC6	Ti Ti	*	Z	1	1	1	1	1	1	1
	MC ₁	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
INIR INDR	MC ₂	$T_1T_2T_3$	2nd op-code Address	2nd op-code	0	1	0	1	0	1	1
$(If B_r = 0)$	MC ₃	T ₁ T ₂ T ₃	BC	DATA	0	1	1	0	1	1	1
	MC.	$T_1 T_2 T_3$	HL.	DATA	1	0	0	1	1	1	1
	MC ₁	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
JP mn	MC ₂	T ₁ T ₂ T ₃	1st operand Address	n	0	1	0	1	1	1	1
	MO ₃	T ₁ T ₂ T ₃	2nd operand Address	m	0	1	0	1	1	1	1

Instruction	Machine Cycle	States	ADDRESS	DATA	RD	WR	ME	ĪŌĒ	LIR	HALT	ST
JP f, mn	MC ₁	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
(If f is false)	MG ₂	T ₁ T ₂ T ₃	1st operand Address	n	0	1	0	1	1	1	1
	MC ₁	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
JP f, mn (If f is true)	MC ₂	T ₁ T ₂ T ₃	1st operand Address	n	0	1	0	1	1	1	1
	MC ₃	T ₁ T ₂ T ₃	2nd operand Address	m	0	1	0	1	1	1	1
JP (HL)	MC ₁	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
JP (IX)	MC ₁	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
JP (IY)	MC ₂	T ₁ T ₂ T ₃	2nd op-code Address	2nd op-code	0	1	0	1	0	1	1
	MC ₁	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
JR j	MC ₂	T ₁ T ₂ T ₃	1st operand Address	j-2	0	1	0	1	1	1	1
	MC ₃ ~MC ₄	Ti Ti	*	Z	1	1	1	1	1	1	1

Instruction	Machine Cycle	States	ADDRESS	DATA	RD	WR	ME	ĪŌĒ	LIR	HALT	ST
JR C, j JR NC, j JR Z, j JR NZ, j	MC ₁	$T_1 T_2 T_3$	1st op-code Address	1st op-code	0	1	0	1	0	1	0
(If condition is false)	MC ₂	$T_1T_2T_3$	1st operand Address	j-2	0	1	0	1	1	1	1
JR C, j JR NC, j	MC ₁	$T_1T_2T_3$	1st op-code Address	1st op-code	0	1	0	1	0	1	0
JR Z, j JR NZ, j (If condition	MC ₂	T ₁ T ₂ T ₃	1st operand Address	j-2	0	1	0	1	1	1	1
is true)	MC ₃ ~MC ₄	Ti Ti	*	Z	1	1	1	1	1	1	1
LD g, g'	MC ₁	$T_1T_2T_3$	1st op-code Address	1st op-code	0	1	0	1	0	1	0
5, 5	MC ₂	Ti	*	Z	1	1	1	1	1	1	1
LD g, m	MC ₁	$T_1T_2T_3$	1st op-code Address	1st op-code	0	1	0	1	0	1	0
LD g, m	MC ₂	T ₁ T ₂ T ₃	1st operand Address	m	0	1	0	1	1	1	1
LD g,(HL)	MC ₁	$T_1T_2T_3$	1st op-code Address	1st op-code	0	1	0	1	0	1	0
O. C	MC ₂	$T_1T_2T_3$	HL	DATA	0	1	0	1	1	1	1

Instruction	Machine Cycle	States	ADDRESS	DATA	RD	WR	ME	IOE	LIR	HALT	ST
	MCI	$T_1T_2T_3$	1st op-code Address	1st op-code	0	1	0	1	0	1	0
(04	MC ₂	T ₁ T ₂ T ₃	2nd op-code Address	2nd op-code	0	1	0	1	0	1	1
LD g,(IX+d) LD g,(IY+d)	MC ₃	T ₁ T ₂ T ₃	1st operand Address	d	0	1	0	1	1	1	1
	MC ₄ ~MC ₅	Ti Ti	*	Z	1	1	1	1	1	1	1
	MC ₆	T ₁ T ₂ T ₃	IX+d IY+d	DATA	0	1	0	1	1	1	1
	MC ₁	$T_1T_2T_3$	1st op-code Address	1st op-code	0	1	0	1	0	1	0
LD (HL),g	MC ₂	Ti	*	Z	1	1	1	1	1	1	1
	MC ₃	$T_1T_2T_3$	HL	g	1	0	0	1	1	1	1
	MC ₁	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
LD (IX+d), g LD (IY+d), g	MC ₂	T ₁ T ₂ T ₃	2nd op-code Address	2nd op-code	0	1	0	1	0	1	1
	MC ₃	$T_1T_2T_3$	1st operand Address	d	0	1	0	1	1	1	1

Instruction	Machine Cycle	States	ADDRESS	DATA	RD	WR	ME	ĪŌĒ	LIR	HALT	ST
LD (IX+d), g LD (IY+d), g	MC ₄ ~MC ₆	Ti Ti Ti	*	Z	1	1	1	1	1	1	1
LD (II + d), g	MC ₇	T ₁ T ₂ T ₃	IX+d IY+d	g	1	0	0	1	1	1	1
	MC ₁	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
LD (HL), m	MC ₂	T ₁ T ₂ T ₃	1st operand Address	m	0	1	0	1	1	1	1
	MC ₃	$T_1T_2T_3$	HL	DATA	1	0	0	1	1	1	1
	MC ₁	$T_1T_2T_3$	1st op-code Address	1st op-code	0	1	0	1	0	1	0
	MC ₂	$T_1T_2T_3$	2nd op-code Address	2nd op-code	0	1	0	1	0	1	1
LD (IX+d), m LD (IY+d), m	MC ₃	T ₁ T ₂ T ₃	1st operand Address	d	0	1	0	1	1	1	1
	MC ₄	T ₁ T ₂ T ₃	2nd operand Address	m	0	1	0	1	1	1	1
	MC ₅	$T_1T_2T_3$	IX + d IY + d	DATA	1	0	0	1	1	1	1
LD A, (BC) LD A, (DE)	MC ₁	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0

Instruction	Machine Cycle	States	ADDRESS	DATA	RD	WR	ME	IOE	LIR	HALT	ST
LD A,(BC) LD A,(DE)	MC ₂	T ₁ T ₂ T ₃	BC DE	DATA	0	1	0	1	1	1	1
	MC ₁	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
LD A,(mn)	MC ₂	T ₁ T ₂ T ₃	1st operand Address	n	0	1	0	1	1	1	1
	MC ₃	$T_1T_2T_3$	2nd operand Address	m	0	1	0	1	1	1	1
	MC4	T ₁ T ₂ T ₃	mn	DATA	0	1	0	1	1	1	1
	MC ₁	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
LD (BC), A	MG ₂	Ti	*	Z	1	1	1	1	1	1	1
LD (DE), A	MC ₃	T ₁ T ₂ T ₃	BC DE	А	1	0	0	1_	1	1	1
	MC ₁	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
() .	MG ₂	$T_1T_2T_3$	1st operand Address	n	0	1	0	1	1	1	1
LD (mn), A	MC ₃	T ₁ T ₂ T ₃	2nd operand Address	m	0	1	0	1	1	1	1
	MC ₄	Ti	*	Z	1	1	1	1	1	1	1
	MC ₅	T ₁ T ₂ T ₃	mn	А	1	0	0	1	1	1	1

Instruction	Machine Cycle	States	ADDRESS	DATA	RD	WR	ME	ĪŌĒ	LIR	HALT	ST
LD A, I LD A, R	MC ₁	$T_1T_2T_3$	1st op-code Address	1st op-code	0	1	0	1	0	1	0
LD I, A LD R, A	MC ₂	$T_1T_2T_3$	2nd op-code Address	2nd op-code	0	1	0	1	0	1	1
	MC ₁	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
LD ww, mn	MC ₂	T ₁ T ₂ T ₃	1st operand Address	n	0	1	0	1	1	1	1
	MC ₃	T ₁ T ₂ T ₃	2nd operand Address	m	0	1	0	1	1	1	1
	MC ₁	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
LD IX, mn	MC ₂	T ₁ T ₂ T ₃	2nd op-code Address	2nd op-code	0	1	0	1	0	1	1
LD IY, mn	MG ₃	$T_1T_2T_3$	1st operand Address	n	0	1	0	1	1	1	1
	MC ₄	$T_1T_2T_3$	2nd operand Address	m	0	1	0	1	1	1	1
LD HL,(mn)	MC ₁	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
LD FIL, (MII)	MC ₂	$T_1T_2T_3$	1st operand Address	n	0	1	0	1	1	1	1

Instruction	Machine Cycle	States	ADDRESS	DATA	RD	WR	ME	IOE	LIR	HALT	ST
	МСз	T ₁ T ₂ T ₃	2nd operand Address	m	0	1	0	1	1	1	1
LD HL, (mn)	MC ₄	$T_1 T_2 T_3$	mn	DATA	0	1	0	1	1	1	1
	MC ₅	T ₁ T ₂ T ₃	mn + 1	DATA	0	1	0	1	1	1	1
	MC ₁	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	. 1	0
	MC ₂	T ₁ T ₂ T ₃	2nd op-code Address	2nd op-code	0	1	0	1	0	1	1
	MC ₃	T ₁ T ₂ T ₃	1st operand Address	n	0	1	0	1	1	1	1
LD ww, (mn)	MC ₄	T ₁ T ₂ T ₃	2nd operand Address	m	0	1	0	1	1	1	1
	MC ₅	T ₁ T ₂ T ₃	mn	DATA	0	1	0	1	1	1	1
	MC ₆	T ₁ T ₂ T ₃	mn + 1	DATA	0	1	0	1	1	1	1
LD IX, (mn)	MC ₁	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	C
LD IY, (mn)	MC ₂	T ₁ T ₂ T ₃	2nd op-code Address	2nd op-code	0	1	0	1	0	1	1

Instruction	Machine Cycle	States	ADDRESS	DATA	RD	WR	ME	ĪŌĒ	LIR	HALT	ST
	MC ₃	$T_1 T_2 T_3$	1st operand Address	n	0	1	0	1	1	1	1
LD IX,(mn) LD IY,(mn)	MC ₄	T ₁ T ₂ T ₃	2nd operand Address	m	0	1	0	1	1	1	1
	MC ₅	T ₁ T ₂ T ₃	mn	DATA	0	1	0	1	1	1	1
	MC ₆	$T_1T_2T_3$	mn + 1	DATA	0	1	0	1	1	1	1
	MC ₁	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
	MC ₂	T ₁ T ₂ T ₃	1st operand Address	n	0	1	0	1	1	1	1
LD (mn), HL	MG ₃	T ₁ T ₂ T ₃	2nd operand Address	m	0	1	0	1	1	1	1
	MC ₄	Ti	*	Z	1	1	1	1	1	1	1
	MC ₅	$T_1T_2T_3$	mn	L	1	0	0	_ 1	1	1	1
	MC ₆	T ₁ T ₂ T ₃	mn + 1	н	1	0	0	1	1	1	1
LD (mn), ww	MC ₁	$T_1T_2T_3$	1st op-code Address	1st op-code	0	1	0	1	0	1	0

Instruction	Machine Cycle	States	ADDRESS	DATA	RD	WR	ME	IOE	LIR	HALT	ST
	MC ₂	T ₁ T ₂ T ₃	2nd op-code Address	2nd op-code	0	1	0	1	0	1	1
	MC ₃	T ₁ T ₂ T ₃	1st operand Address	n	0	1	0	1	1	1	1
_D (mn), ww	MC ₄	T ₁ T ₂ T ₃	2nd operand Address	m	0	1	0	1	1	1	1
	MC ₅	Ti	*	Z	1	1	1	1	1	1	1
	MC ₆	T ₁ T ₂ T ₃	mn	wwL	1	0	0	1	1	1	1
	MC ₇	$T_1T_2T_3$	mn + 1	wwH	1	0	0	1	1	1	1
	MC ₁	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
	MC ₂	T ₁ T ₂ T ₃	2nd op-code Address	2nd op-code	0	1	0	1	0	1	1
LD (mn), IX LD (mn), IY	MC ₃	T ₁ T ₂ T ₃	1st operand Address	n	0	1	0	1	1	1	1
	MC ₄	T ₁ T ₂ T ₃	2nd operand Address	m	0	1	0	1	1	1	1
	MC ₅	Ti	*	Z	1	1	1	1	1	1	1

Instruction	Machine Cycle	States	ADDRESS	DATA	RD	WR	ME	ĪŌĒ	LIR	HALT	ST
LD (mn), IX LD (mn), IY	MC ₆	$T_1T_2T_3$	mn	IXL	1	0	0	1	1	1	1
LD (IIII), II	MC ₇	T ₁ T ₂ T ₃	mn + 1	IXH IYH	1	0	0	1	1	1	1
LD SP, HL	MC ₁	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
	MC ₂	Ti	*	Z	1	1	1	1	1	1	1
D SP IX	MC ₁	$T_1T_2T_3$	1st op-code Address	1st op-code	0	1	0	1	0	1	0
LD SP, IX LD SP, IY	MC ₂	$T_1T_2T_3$	2nd op-code Address	2nd op-code	0	1	0	1	0	1	1
	MC ₃	Ti	*	Z	1	1	1	1	1	1	1
	MCi	$T_1T_2T_3$	1st op-code Address	1st op-code	0	1	0	1	0	1	0
LDI	MC ₂	$T_1T_2T_3$	2nd op-code Address	2nd op-code	0	1	0	1	0	1	1
LDD	MC ₃	$T_1T_2T_3$	HL	DATA	0	1	0	1	1	1	1
	MC ₄	$T_1T_2T_3$	DE	DATA	1	0	0	1	1	1	1

Instruction	Machine Cycle	States	ADDRESS	DATA	RD	WR	ME	IOE	LIR	HALT	ST
	MC ₁	$T_1T_2T_3$	1st op-code Address	1st op-code	0	1	0	1	0	1	0
LDIR	MC ₂	T ₁ T ₂ T ₃	2nd op-code Address	2nd op-code	0	1	0	1	0	1	1
LDDR (If BC _R ≠0)	MC ₃	T ₁ T ₂ T ₃	HL	DATA	0	1	0	1	1	1	1
	MC ₄	T ₁ T ₂ T ₃	DE	DATA	1	0	0	1	1	1	1
	MC ₅ ~MC ₆	Ti Ti	*	Z	1	1	1	1	1	1 1 1	1
	MC ₁	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
LDIR LDDR	MC ₂	T ₁ T ₂ T ₃	2nd op-code Address	2nd op-code	0	1	0	1	0	1	1
(If $BC_R = 0$)	MC ₃	T ₁ T ₂ T ₃	HL	DATA	0	1	0	1	1	1	1
	MC ₄	$T_1T_2T_3$	DE	DATA	1	0	0	1	1	1	1
	MC ₁	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
MLT ww	MC ₂	T ₁ T ₂ T ₃	2nd op-code Address	2nd op-code	0	1	0	1	0	1	1

Instruction	Machine Cycle	States	ADDRESS	DATA	RD	WR	ME	IOE	LIR	HALT	ST
MLT ww	MC ₃ ~ MC ₁₃	Ti Ti Ti Ti Ti Ti Ti Ti Ti Ti Ti	*	Z	1	1	1	1	1	1	1
NEG	MCı	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
INEG	MC ₂	T ₁ T ₂ T ₃	2nd op-code Address	2nd op-code	0	1	0	1	0	1	1
NOP	MC ₁	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
	MC ₁	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
OUT (m), A	MC ₂	T ₁ T ₂ T ₃	1st operand Address	m	0	1	0	1	1	1	1
	MC ₃	Ti	*	Z	1	1	1	1	1	1	1
	MC4	T ₁ T ₂ T ₃	m to A ₀ ~A ₇ A to A ₈ ~A ₁₅	А	1	0	1	0	1	1	1
	MC ₁	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
OUT (C),g	MC ₂	T ₁ T ₂ T ₃	2nd op-code Address	2nd op-code	0	1	0	1	0	1	1
	MC ₃	Ti	*	Z	1	1	1	1	1	1	1
	MC ₄	T ₁ T ₂ T ₃	BC	g	1	0	1	0	1	1	1

Instruction	Machine Cycle	States	ADDRESS	DATA	RD	WR	ME	ĪOE	LIR	HALT	ST
	MC ₁	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
	MG ₂	T ₁ T ₂ T ₃	2nd op-code Address	2nd op-code	0	1	0	1	0	1	1
OUT0 (m),g	MC ₃	$T_1T_2T_3$	1st operand Address	m	0	1	0	1	1	1	1
	MC ₄	Ti	*	Z	1	1	1	1	1	1	1
	MC ₅	$T_1 T_2 T_3$	m to A ₀ ~ A ₇ 00H to A ₈ ~ A ₁₅	g	1	0	1	0	1	1 1	1
	MC ₁	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
	MC ₂	T ₁ T ₂ T ₃	2nd op-code Address	2nd op-code	0	1	0	1	0	1	1
MITO	MC ₃	Ti	*	Z	1	1	1	1	1	1	1
OTDM	MC ₄	T ₁ T ₂ T ₃	HL	DATA	0	1	0	1	1	1	1
	MC ₅	T ₁ T ₂ T ₃	C to A ₀ ~ A ₇ 00H to A ₈ ~ A ₁₅	DATA	1	0 .	1	0	1	1	1
	MC ₆	Ti	*	Z	1	1	1	1	1	1	1
OTIMR OTDMR (If Br≠0)	MC ₁	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0

Instruction	Machine Cycle	States	ADDRESS	DATA	RD	WR	ME	ĪŌĒ	LIR	HALT	ST
	MC ₂	$T_1T_2T_3$	2nd op-code Address	2nd op-code	0	1	0	1	0	1	1
OTIMR	MC ₃	Ti	*	Z	1	1	1	1	1	1	1
OTDMR	MC ₄	$T_1T_2T_3$	HL	DATA	0	1	0	1	1	1	1
(If $B_r \neq 0$)	MC ₅	T ₁ T ₂ T ₃	Oto A ₀ ~ A ₇ 00H to A ₈ ~ A ₁₅	DATA	1	0	1	0	1	1	1
	MC ₆ -MC ₈	Ti Ti Ti	*	Z	1	1	1	1	1	1	1
	MCI	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
OTIMR	MC ₂	T ₁ T ₂ T ₃	2nd op-code Address	2nd op-code	0	1	0	1	0	1	1
OTDMR	MC ₃	Ti	*	Z	1	1	1	1	1	1	1
(If $B_r = 0$)	MC ₄	T ₁ T ₂ T ₃	HL	DATA	0	1	0	1	1	1	1
	MOs	T ₁ T ₂ T ₃	C to A ₀ ~ A ₇ 00H to A ₈ ~ A ₁₅	DATA	1	0	1	0	1	1	1
	MC ₆	Ti	*	Z	1	1	1	1	1	1	1
UTI	MC ₁	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
OUTD	MC ₂	T ₁ T ₂ T ₃	2nd op-code Address	2nd op-code	0	1	0	1	0	1	1

Instruction	Machine Cycle	States	ADDRESS	DATA	RD	WR	ME	ĪŌĒ	LIR	HALT	ST
OUTI	MC ₃	$T_1T_2T_3$	HL	DATA	0	1	0	1	1	1	1
OUTD	MC ₄	T ₁ T ₂ T ₃	BC	DATA	1	0	1	0	1	1	1
	MCı	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
OTIR OTDR	MG ₂	T ₁ T ₂ T ₃	2nd op-code Address	2nd op-code	0	1	0	1	0	1	1
(If $B_r \neq 0$)	MC ₃	T ₁ T ₂ T ₃	HL	DATA	0	1	0	1	1	1	1
	MC ₄	T ₁ T ₂ T ₃	BC	DATA	1	0	1	0	1	1	1
	MC5 ~MC6	Ti Ti	*	Z	1	1	1	1	1	1	1
	MC ₁	$T_1T_2T_3$	1st op-code Address	1st op-code	0	1	0	1	0	1	0
OTIR OTDR	MG ₂	$T_1T_2T_3$	2nd op-code Address	2nd op-code	0	1	0	1	0	1	1
(If $B_r = 0$)	MC ₃	T ₁ T ₂ T ₃	HL	DATA	0	1	0	1	1	1	1
	MC ₄	T ₁ T ₂ T ₃	BC	DATA	1	0	1	0	1	1	1
POP zz	MC ₁	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
	MC ₂	T ₁ T ₂ T ₃	SP	DATA	0	1	0	1	1	1	1

Instruction	Machine Cycle	States	ADDRESS	DATA	RD	WR	ME	ĪŌĒ	LIR	HALT	ST
POP zz	MC ₃	$T_1T_2T_3$	SP+1	DATA	0	1	0	1	1	1	1
POP IX	MC ₁	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
POP IY	MC ₂	$T_1T_2T_3$	2nd op-code Address	2nd op-code	0	1	0	1	0	1	1
	MC ₃	T ₁ T ₂ T ₃	SP	DATA	0	1	0	1	1	1	1
	MC ₄	$T_1 T_2 T_3$	SP+1	DATA	0	1	0	1	1	1	1
PUSH 77	MCı	$T_1T_2T_3$	1st op-code Address	1st op-code	0	1	0	1	0	1	0
PUSH zz	MC ₂ ~MC ₃	Ti Ti	*	Z	1	1	1	1	1	1	1
	MC ₄	T ₁ T ₂ T ₃	SP-1	zzH	1	0	0	1	1	1	1
	MC ₅	T ₁ T ₂ T ₃	SP-2	zzL	1	0	0	1	1	1	1
	MC ₁	$T_1T_2T_3$	1st op-code Address	1st op-code	0	1	0	1	0	1	0
PUSH IX	MC ₂	T ₁ T ₂ T ₃	2nd op-code Address	2nd op-code	0	1	0	1	0	1	1
PUSH IY	MC ₃ ~MC ₄	Ti Ti	*	Z	1	1	1	1	1	1	1
	MC ₅	T ₁ T ₂ T ₃	SP-1	IXH IYH	1	0	0	1	1	1	1

Instruction	Machine Cycle	States	ADDRESS	DATA	RD	WR	ME	IOE	LIR	HALT	ST
PUSH IX PUSH IY	MC ₆	T ₁ T ₂ T ₃	SP-2	IXL. IYL	1	0	0	1	1	1	1
	MC ₁	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
RET	MC ₂	$T_1T_2T_3$	SP	DATA	0	1	0	1	1	1	1
	MC ₃	$T_1T_2T_3$	SP+1	DATA	0	1	0	1	1	1	1
RET f	MC ₁	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
is false)	MC ₂ -MC ₃	Ti Ti	*	Z	1	1	1	1	1	1	1
	MC ₁	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
RET f	MC ₂	Ti	*	Z	1	1	1	1	1	1	1
is true)	MC ₃	$T_1T_2T_3$	SP	DATA	0	1	0	1	1_	1	1
	MC ₄	$T_1T_2T_3$	SP+1	DATA	0	1	0	1	1	1	1
RETI	MCı	$T_1T_2T_3$	1st op-code Address	1st op-code	0	1	0	1	0	1	0

Instruction	Machine Cycle	States	ADDRESS	DATA	RD	WR	ME	ĪŌĒ	LIR	HALT	ST
RETI RETN	MC ₂	T ₁ T ₂ T ₃	2nd op-code Address	2nd op-code	0	1	0	1	0	1	1
	MC ₃	$T_1T_2T_3$	SP	DATA	0	1	0	1	1	1	1
	MC ₄	$T_1T_2T_3$	SP+1	DATA	0	1	0	1	1	1	1
RLCA RLA RRCA RRA	MC ₁	$T_1T_2T_3$	1st op-code Address	1st op-code	0	1	0	1	0	1	0
RLC g RL g	MC ₁	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
RRC g RR g	MC ₂	$T_1T_2T_3$	2nd op-code Address	2nd op-code	0	1	0	1	0	1	1
SLA g SRA g SRL g	MC ₃	Ti	*	Z	1	1	1	1	1	1	1
RLC (HL) RL (HL)	MC ₁	$T_1T_2T_3$	1st op-code Address	1st op-code	0	1	0	1	0	1	0
RRC (HL)	MC ₂	$T_1 T_2 T_3$	2nd op-code Address	2nd op-code	0	1	0	1	0	1	1
SLA (HL)	MC ₃	$T_1T_2T_3$	HL	DATA	0	1	0	1	1	1	1

Instruction	Machine Cycle	States	ADDRESS	DATA	RD	WR	ME	IOE	LIR	HALT	ST
SRA (HL) SRL (HL)	MC ₄	Ti	*	Z	1	1	1	1	1	1	1
	MC ₅	T ₁ T ₂ T ₃	HL	DATA	1	0	0	1	1	1	1
RLC (IX+d) RLC (IY+d)	MC ₁	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
RL (IX+d) RL (IY+d)	MC ₂	T ₁ T ₂ T ₃	2nd op-code Address	2nd op-code	0	1	0	1	0	1	1
RRC (IX+d) RRC (IX+d)	MC ₃	$T_1 T_2 T_3$	1st operand Address	d ·	0	1	0	1	1	1	1
RR (IX+d) RR (IY+d)	MC ₄	$T_1 T_2 T_3$	3rd op-code Address	3rd op-code	0	1	0	1	0	1	1
SLA (IX+d) SLA (IY+d)	MC ₅	T ₁ T ₂ T ₃	IX+d IY+d	DATA	0	1	0	1	1	1	1
SRA (IX+d) SRA (IY+d)	MC ₆	Ti	*	Z	1	1	1	1	1	1	1
SRL (IX+d) SRL (IY+d)	MC ₇	T ₁ T ₂ T ₃	IX + d IY + d	DATA	1	0	0	1	1	1	1
RLD	MC ₁	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
RRD	MC ₂	$T_1T_2T_3$	2nd op-code Address	2nd op-code	0	1	0	1	0	1	1

Instruction	Machine Cycle	States	ADDRESS	DATA	RD	WR	ME	IOE	LIR	HALT	ST
RLD RRD	MC ₃	T ₁ T ₂ T ₃	HL	DATA	0	1	0	1	1		
	MC ₄ ~ MC ₇	ТіТіТіТі	*	Z	1	1	1	1	1	1	1
	MC ₈	$T_1T_2T_3$	HL	DATA	1	0	0	1	1	1	1
	MCi	$T_1T_2T_3$	1st op-code Address	1st op-code	0	1	0	1	0		0
RST v	MC ₂ ~ MC ₃	Ti Ti	*	Z	1	1	1	1	1 1 1 1 1 1 1 1 1 1 0 1 1 1 1	1	
	MC ₄	$T_1 T_2 T_3$	SP-1	PCH	1	0	0	1	1	1	1
	MC ₅	$T_1T_2T_3$	SP-2	PCL	1	0	0	1	1	1	1
SCF	MC ₁	$T_1T_2T_3$	1st op-code Address	1st op-code	0	1	0	1	0	1	0
	MC ₁	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0				0
SET b, g RES b, g	MC ₂	T ₁ T ₂ T ₃	2nd op-code Address	2nd op-code	0	1	0				1
	MC ₃	Ti	*	Z	1	1	1	1	1	1	1

Instruction	Machine; Cycle	States	ADDRESS	DATA	RD	WR	ME	ĪOĒ	LIR	HALT	ST
	MCı	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
	MC ₂	$T_1T_2T_3$	2nd op-code Address	2nd op-code	0	1	0	1	0	1	1
SET b,(HL) RES b,(HL)	MC ₃	T ₁ T ₂ T ₃	HL	DATA	0	1	0	1	1	1	1
	MC ₄	Ti	*	Z	1	1	1	1	1	1	1
	MC ₅	$T_1T_2T_3$	HL	DATA	1	0	0	1	1	1	1
	MC ₁	$T_1 T_2 T_3$	1st op-code Address	1st op-code	0	1	0	1	0	1	0
SET b,(IX+d)	MC ₂	T ₁ T ₂ T ₃	2nd op-code Address	2nd op-code	0	1	0	1	0	1	1
SET b, $(IY + d)$ RES b, $(IX + d)$	MC ₃	T ₁ T ₂ T ₃	1st operand Address	d	0	1	0	1	1	1	1
RES b, (IY+d)	MC ₄	T ₁ T ₂ T ₃	3rd op-code Address	3rd op-code	0	1	0	1	0	1	1
	MC ₅	T ₁ T ₂ T ₃	IX + d IY + d	DATA	0	1	0	1	1	1	1
	MC ₆	Ti	*	Z	1	1	1	1	1	1	1

Instruction	Machine Cycle	States	ADDRESS	DATA	RD	WR	ME	ĪŒ	LIR	HALT	ST
	MC ₇	$T_1T_2T_3$	IX + d IY + d	DATA	1	0	0	1	1	1	1
	MC ₁	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
SLP	MC ₂	$T_1T_2T_3$	2nd op-code Address	2nd op-code	0	1	0	1	0	1	1
			7FFFFH	Z	1	1	1	1	1	0	1
	MC ₁	$T_1T_2T_3$	1st op-code Address	1st op-code	0	1	0	1	0	1	0
TSTIO m	MC ₂	T ₁ T ₂ T ₃	2nd op-code Address	2nd op-code	0	1	0	1	0	1	1
.0110 111	MC ₃	T ₁ T ₂ T ₃	1st operand Address	m	0	1	0	1	1	1	1
	MC ₄	T ₁ T ₂ T ₃	C to A ₀ ~ A ₇ 00H to A ₈ ~ A ₁₅	DATA	0	1	1	0	1	1	1
	MC ₁	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
TST g	MC ₂	T ₁ T ₂ T ₃	2nd op-code Address	2nd op-code	0	1	0	1	0	1	1
	MC ₃	Ti	*	Z	1	1	1	1	1	1	1

Instruction	Machine Cycle	States	ADDRESS	DATA	RD	WR	ME	IOE	LIR	HALT	ST
	MC ₁	T ₁ T ₂ T ₃	1st op-code Address	1st op-code	0	1	0	1	0	1	0
TST m	MC ₂	T ₁ T ₂ T ₃	2nd op-code Address	2nd op-code	0	1	0	1	0	1	1
	MC ₃	$T_1T_2T_3$	1st operand Address	m	0	1	0	1	1	1	1
	MCı	$T_1 T_2 T_3$	1st op-code Address	1st op-code	0	1	0	1	0	1	0
TOT (III)	MC ₂	$T_1T_2T_3$	2nd op-code Address	2nd op-code	0	11	0	1	0	1	1
TST (HL)	MC ₃	Ti	*	Z	1	1	1	1	1	1	1
	MC.	$T_1T_2T_3$	HL	DATA	0	1	0	1	1	1	1

INTERRUPT

Instruction	Machine Cycle	States	ADDRESS	DATA	RD	WR	ME	ĪOĒ	LIR	HALT	ST
	MC ₁	$T_1T_2T_3$	Next op-code Address (PC)		0	1	0	1	0	1	0
NMI	MC ₂ ~MC ₃	Ti Ti	*	Z	1	1	1	1	1	1	1
	MC ₄	$T_1T_2T_3$	SP-1	PCH	1	0	0	1	1	1	1
	MC ₅	T ₁ T ₂ T ₃	SP-2	PCL	1	0	0	1	1	1	1
	MC ₁	T ₁ T ₂ T _W T _W T ₃	Next op-code Address (PC)	1st op-code	1	1	1	0	0	1	0
INT ₀ MODE 0 (RST	MC ₂ ~MC ₃	Ti Ti	*	Z	1	1	1	1	1	1	1
INSERTED)	MC4	$T_1T_2T_3$	SP-1	PCH	1	0	0	1	1	1	1
	MC ₅	$T_1T_2T_3$	SP-2	PCL	1	0	0	1	1	1	1
INTO MODE O	MC ₁	$T_1 T_2 T_W$ $T_W T_3$	Next op-code Address (PC)	1st op-code	1	1	1	0	0	1	0
(CALL INSERTED)	MC ₂	$T_1T_2T_3$	PC	n	0	1	0	1	1	1	1
	MC ₃	$T_1T_2T_3$	PC+1	m	0	1	0	1	1	1	1

Instruction	Machine Cycle	States	ADDRESS	DATA	RD	WR	ME	IOE	LIR	HALT	ST
INTO MODE 0 (CALL	MC ₄	Ti	*	Z	1	1	1	1	1	1	1
INSERTED)	MCs	$T_1T_2T_3$	SP-1	PC+2(H)	1	0	0	1	1	1	1
	МСв	$T_1T_2T_3$	SP-2	PC+2(L)	1	0	0	1	1	1	1
	MC ₁	$T_1 T_2 T_W$ $T_W T_3$	Next op-code Address (PC)	Z	1	1	1	0	0	1	0
INT ₀ MODE 1	MC ₂	$T_1T_2T_3$	SP-1	PCH	1	0	0	1	1	1	1
	MC ₃	$T_1 T_2 T_3$	SP-2	PCL	1	0	0	1	1	1	1
	MC ₁	$\begin{array}{c} T_1T_2T_W\\ T_WT_3 \end{array}$	Next op-code Address (PC)	ベクタ	1	1	1	0	0	1	0
	MC ₂	Ti	*	Z	1	1	1	1	1	1	1
INT ₀ MODE 2	MC ₃	$T_1T_2T_3$	SP-1	PCH	1	0	0	1	1	1	1
	MC ₄	T ₁ T ₂ T ₃	SP-2	PCL	1	0	0	1	1	1	1
	MC ₅	T ₁ T ₂ T ₃	1,ベクタ	DATA	0	1	0	1	1	1	1

Instruction	Machine Cycle	States	ADDRESS	DATA	RD	WR	ME	ĪŌĒ	LIR	HALT	ST
INT ₀ MODE 2	MC ₆	T ₁ T ₂ T ₃	1, ベクタ+1	DATA	0	1	0	1	1	1	1
	MC ₁	T ₁ T ₂ T _W T _W T ₃	Next op-code Address (PC)	Z	1	1	1	1	1	1	0
	MC ₂	Ti	*	Z	1	1	1	1	1	1	1
INT ₁ INT ₂	MC ₃	T ₁ T ₂ T ₃	SP-1	PCH	1	0	0	1	1	1	1
内部割込み	MC ₄	$T_1T_2T_3$	SP-2	PCL	1	0	0	1	1	1	1
	MG ₅	T ₁ T ₂ T ₃	1,ベクタ	DATA	0	1	0	1	1	1	1
	MC ₆	$T_1T_2T_3$	1,ベクタ+1	DATA	0	1	0	1	1	1	1

表-1 HD64180オペコードマップ

第1オペコード XXの形の命令

				V	vw(L0	= ALL)]									L0=	0-7		
				BC	DE	HL	SP									BC	DE	HL	AF	ZZ
							g (LO	=0~7)							NZ	NC	PO	Р	f
				В	D	Н	(HL)	В	D	Н	(HL)					00H	10H	20H	30H	V
		V	HI	0000	0001	0010	0011	0100	0101	0110	0111	1000	1001	1010	1011	1100	1101	1110	1111	
		LO	\	0	1	2	3	4	5	6	7	8	9	Α	В	C	D	E	F	
	В	0000	0	NOP	DJNZ	JR NZ,	JR NC.											Tf		0
1	C	0001	1		LD v	w, mn		1			注1)						POF	2Z		1
1	D	0010	2	LD(w	(w). A	LD (mn)	LD (mn)											f, mn		2
	_					,HL	. A									JP mn	OUT (m)	EX(SP)	DI	3
	E	0011	3		INC	ww		1	LD g,	6	1	ADD A	SUB s	AND s	OR s		. Α	, HL		
	Н	0100	4		INC g		(注1)	1	0.			, S					CALL	f, mn		4
0	L	0101	5		DEC P		(注1)											H zz		5
ALL)	(HL)	0110	6		LD g, r		注1)		注2)		HALT	注2)	注2)	注2)	注2)	ADD A,m		AND m	OR m	6
A =	A	0111	7		RLA		SCF										RS	Tv		7
Ī	В	1000	8	EXAF AF	JR ı	JR Z. I	JR C.										RE	T f		8
_	C	1001	9		ADD I	HL. ww		1								RET	EXX	JP(HL)	LD SP.	9
	D	1010	Α	LD A	. (ww)	LD HL	LD A.	1											HL	
S						(mn)	(mn)										JP	f, mn		Α
	E	1011	В		DEC	ww			LD	g, s		ADC A	SBC A	XOR s	CP s	表2	IN A. (m)	EXDE, HL	EI	В
	Н	1100	C		IN	C g						,s	,5				CALL	_ f, mn		С
	L	1101	D			C g										CALL mn	注3)	表3	注3)	D
	(HL)	1110	E	1		g, m			注	2)		注2)	注2)	注2)	注2)	ADC, A, m	SBC A.m	XOR m	CP m	E
	A	1111	F	RRCA		CPL	CCF										RS	Tv		F
				0	1	2	3	4	5	6	7	8	9	A	В	C	D	E	F	
				C	E	L	A	C	E	L	A					Z	C	PE	М	f
							g(L0=	=8~F))			1				08H	18H	28H	38H	٧
							0					_					LO=	8~F		

- 注1) gが(HL)に置きかわる。
- 注2) sが(HL)に置きかわる。
- 注3) オペコードの先頭にDDを付加すると(DD XX)、オペランドとして、HL,(HL) をもつ命令のみ $HL \rightarrow IX$ と置きかえられて同じオペレーションをする。 $(HL) \rightarrow (IX+d)$
 - (例) 22H; LD (mn), HL ↓ DDH 22H; LD (mn), IX

同様にオペコードの先頭にFDを付加すると、(FD XX)として HL→IY (HL)→(IY+d)

と置きかえられて、同じオペレーションをする。

(例) 34H; INC (HL)
↓
FDH 34H; INC (IY+d)

ただし、例外として、E9HのJP(HL)は、先頭にDDH, FDHを付加した場合、(HL)は(IX)、(IY)に置きかえられる。 また、EBHのEX DE, HLは、先頭にDDH, FDHを付加しても、HLの置き換えは無く 未定義命令となる。

表-2 HD64180オペコードマップ

第2オペコード CBXXの形の命令

												b	(L0:	=0~7	')				
								0	2	4	6	0	2	4	6	0	2	4	6
	1	1	HI	0000	0001	0010	0011	0100	0101	0110	0111	1000	1001	1010		1100	1101	1110	
		LO	\	0	1	2	3	4	5	6	7	8	9	Α	В	C	D	E	F
T	В	0000	0																
	C	0001	1																
	D	0010	2																
	E	0011	3														٥٣٦		
	Н	0100	4	RLC g	RL g	SLA g			BIT	b, g			RES	5 b, g			SEI	b,g	
7	L	0101	5																
	(HL)	0110	6	注1)	注1)	注1)			; <u>=</u>	1)			Έζ	1)			-	1)	
11	Α	0111	7																
Ē	В	1000	8																
	С	1001	9																
0.0	D	1010	А																
	E	1011	В						0.7				DE	C b =			CE.	T b, g	
	Н	1100	С	RRC g	RR g	SRA g	SHL g		BII	b, g			KE:	S b, g			SE	0,8	
	L	1101	D							-1\				£1)				£1)	
	(HL)	1110	Ε	注1)	注1)	注1)	注1)		E;	1)			/3	E 1/			/3		
	Α	1111	F			-	0	4	Te	6	7	8	1 9	ΙΑ	В	C	D	E	F
				0	1	2	3	4	5	6	7	1	3	5 5	7	1	3	5	7
									3	1		ŀ		=8~1	-)				

注1) オペコードの先頭にDDHを付加し、DD CB d XXというオペコードで(HL)を(IX+d)で置きかえた命令を実行する。 同様にオペコードの先頭にFDHを付加し、FD CB d XXというオペコードで(HL)を(IY+d)で置きかえた命令を実行する。

表-3 HD64180オペコードマップ 第2オペコード EDXXの形の命令

						W	w (LC	= ALL	_)								
						BC	DE	HL	SP								
					g (LO	=0-7)			1							
		В	D	Н		В	D	Н		1							
1	HI	0000	0001	0010		0100		0110	0111	1000	1001	1010	1011	1100	1101	1110	1111
LO		0	1	2	3	4	5	6	7	8	9	А	В	С	D	E	F
0000	0		INO 8				IN g					LDI	LDIR				
0001	1	OU	T0 (m),g			JT (C)					CPI	CPIR				
0010	2						SBC H	HL, ww				INI	INIR				
0011	3						LD (mr	n), ww		OTIM	OTIMR	OUTI	OTIR				
0100	4		TST g		TST (HL)	NEG		TST m	TSTIO m								
0101	5					RETN				-							
0110	6					IM0	IM1		SLP								
0111	7					LD I.A	LD A,I	RRD									
1000	8		INO 8				IN g	(C)				LDD	LDDR				
1001	9		OUT0	(m), g			OUT	(C),g				CPD	CPDR				
1010	А						ADC H	HL, ww		1		IND	INDR				
1011	В						LD w	v, (mn)		OTDM	OTDMR	OUTD	OTDR				
1100	С		TST	g			MLT	ww									
1101	D					RETI											
1110	E						IM2										
1111	F					LD R.A	LD AR	RLD									
		0	1	2	3	4	5	6	7	8	9	A	В	C	D	E	F
	ĺ	C	E	L	Α	C	E	L	Α								
				g	(L0=	8~F)											

内蔵 I/Oレジスタ早見表

I/Oレジスタのアドレスは、上位8ビットすべて"0"であり、下位8ビット中MSBから2ビットは、I/Oコントロールレジスタ内のIOA7とIOA6により設定できます。以下の表に示すアドレスは、IOA7とIOA6が"0"の場合です。

レジスタ	ニーモニック	アドレス			備	i		考			
ASCIコントロールレジ	スタAチャネルO	00	ピット	MPE	RE	TE	RTS0	MPBR	MOD2	MOD1	MOD0
	: CNTLA0		リセット時	0	0	0	1	不定	0	0	0
			R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
ASCIコントロールレジ	スタΑチャネル1	01	ピット	MPE	RE	TE	CKA1D	MPBR	MOD2	MOD1	MOD0
	: CNTLA1		リセット時	0	0	0	0	不定	0	0	0
			R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
			001 : 010 : 011 : 100 : 101 :	Start + Start + Start + Start + Start + Start +	7bit Da 8bit Da 8bit Da 8bit Da	ta + 2 s ta + Pa ta + Pa ta + 1 s ta + 2 s ta + Pa	top rity+1 s rity+2 s top	stop			

レジスタ	ニーモニック	アドレス			備	ħ		考			
ASCIコントロールレジ	スタBチャネルO : CNTLBO	0 2	ビット	MPBT	MP	CTS/PS	PE0	DR	SS2	SS1	SS0
	CIVILBO		リセット時	不定	0	*	0	0	1	1	1
			R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
							態を取 は状態に				
ASCIコントロールレジン		0 3	ピット	MPBT	MP	CTS/PS	PE0	DR	SS2	SS1	SS0
	:CNTLB1		リセット時	不定	0	0	0	0	1	1	1
			R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
			総合分周比	; P	S=0 (分周比:	= 10)	PS	i=1 (5	周比=	30)
			SS2, 1, 0	DR=	0(×16	DR=	1 (×64)	DR=	O(×16)	DR=1	(×64)
			0 0 0	φ÷	160	φ÷	640	φ÷	480	φ÷	1,920
			0 0 1	÷		÷	.,	÷	960	*	3,840
			0 1 0	÷		÷		÷	1,920	÷	7,680
			0 1 1 1 0 0	÷	- ,		5,120	÷	3,840		15,360
			101		2,560 5,120		10,240		7,680		30,720
			110		10,240		40,960		15,360 30,720		61,440 22,880
			1 1 1	外部	クロッ	ク入力((÷40以			1	

レジスタ	ニーモニック	アドレス			備			考			
ASCIステータスレジス	マタチャネル0	0 4	ビット	RDRF	OVRN	PE	FE	RIE	DCD0	TDRE	TIE
	: STATO		リセット時	0	0	0	0	0	*	* *	0
			R/W	R	R	R	R	R/W	R	R	R/W
				* D	CD ₀ 端子	の状態	た取込	込みます	0		
						* *	CTS ₀ ±	端子 TE	DRE		
							H		1 0		
ASCIモード/ステーク	タスレジスタチャネル1 : STAT1	0 5	ビット	RDRF	OVRN	PE	FE	RIE	CTS1E	TDRE	TIE
	·SIAIT		リセット時	0	0	0	0	0	0	1	0
			R/W	R	R	R	R	R/W	R/W	R	R/W
ASCIトランスミットデー	-タレジスタチャネルO : TDR0	0 6									
ASCIトランスミットデー	-タレジスタチャネル1 : TDR1	0 7									
ASCIレシーブデータ	レジスタチャネル0 : TSR0	0 8									
ASCIレシーブデータ	レジスタチャネル1 : TSR1	0 9									

レジスタ	ニーモニック	アドレス			储	ħ		考			
CSI/0コントロールし	ンジスタ :CNTR	0 A	ピット	EF	EIE	RE	TE		SS2	SS1	SS0
	CNIK		リセット時	0	0	0	0	1	1	1	1
			R/W	R	R/W	R/W	R/W		R/W	R/W	R/W
			SS2, 1, 0		ボーレー	- 1	SS2	, 1, 0	ボー	ーレート	
			0 0 0		φ÷ 2	- 11	1	0 0	φ.	÷ 320	
			0 0 1		÷ 4	- 11		0 1		÷ 640	
			010		÷ 16	- 11	1	1 0		÷ 1,280 ÷ 20以	
CSI/0トランスミット/レ	シーブデータレジスタ :TRDR	0 B		'		II			1		
タイマデータレジスタ	チャネルOL :TMDROL	0 C									
タイマデータレジスタ	チャネルOH : TMDROH	0 D									
タイマリロードレジスタ	チャネル0L :RLDR0L	0 E									
タイマリロードレジスタ	チャネルOH : RLDROH	0 F									

レジスタ	ニーモニック	アドレス			仿	青		考			
タイマコントロールレジ	スタ	1 0	ビット	TIF1	TIFO	TIE1	TIEO	T0C1	TOCO	TDE1	TDEC
	: TCR		リセット時	0	0	0	0	0	0	0	0
			R/W	R	R	R/W	R/W	R/W	R/W	R/W	R/W
			TOC1,0 A ₁₈ /Tout端子								
			0 0		タイマ出	力禁止					
			0 1		トグル出	1カ					
		1 4	1 0		"0"出力						
タイマデータレジスタチ	Fャネル1L :TMDR1L	1 4	1 1		"1"出力						
タイマデータレジスタラ	チャネル1H :TMDR1H	1 5									
タイマリロードレジスタ	チャネル1L :RLDR1L	1 6									
タイマリロードレジスタ	チャネル1H :RLDR1H	1 7									
フリーランニングカウン	タ :FRC	1 8	リードのみ								
DMAソースアドレスレ	ジスタチャネル0L :SAR0L	2 0									
DMAソースアドレスレ	ジスタチャネル0H :SAR0H	2 1									

レジスタ	ニーモニック	アドレス		備	考
DMAソースアドレスレ		2 2	ビット0,1,2のみ	使用	
	:SAR0B		A ₁₈ , A ₁₇ , A ₁₆		
			× 0 0	DREQ ₀ (外部)	
			× 0 1	RDRO (ASCIO)	
			× 1 0	RDR1 (ASCI1)	
			× 1 1	Not Used	
DMAデスティネイションアドレ	スレジスタチャネルOL : DAROL	2 3		,	
DMAデスティネイションアドレ	スレジスタチャネルOH : DAROH	2 4			
DMAデスティネイションアドレ	スレジスタチャネルOB : DAROB	2 5	ビット0, 1, 2のみ A ₁₈ , A ₁₇ , A ₁₆	→使用 	
			× 0 0	DREQ ₀ (外部)	
			× 0 1	TDRO (ASCIO)	
			× 1 0	TDR1 (ASCI1)	
			× 1 1	Not Used	
DMAバイトカウントレシ	スタチャネルOL : BCROL	2 6			
DMAバイトカウントレシ	スタチャネルOH : BCROH	2 7			

レジスタ	ニーモニック	アドレス			備			考			
DMAメモリアドレスレジスタチャネル1L : MAR1L		2 8									
DMAメモリアドレスレ	2 9										
DMAメモリアドレスレ	2 A	ピット0, 1, 2	のみ使	用							
DMA I/Oアドレスレ	2 B										
DMA I/Oアドレスレ	2 C										
DMAバイトカウントレ	・ジスタチャネル1L :BCR1L	2 E									
DMAバイトカウントレ DMAバイトカウントレ	: BCR1L	2 E									
	: BCR1L ・ジスタチャネル1H : BCR1H スタ		ピット	DE1	DEO	DWE1	DWEO	DIE1	DIEO		DME
DMAバイトカウントレ	: BCR1L ・ジスタチャネル1H : BOR1H	2 F	ビットリセット時	DE1	DE0	DWE1	DWE0	DIE1	DIE0 0	1	DME 0
DMAバイトカウントレ	: BCR1L ・ジスタチャネル1H : BCR1H スタ	2 F		0					0	1	
DMAバイトカウントレ	: BCR1L ジスタチャネル1H : BCR1H スタ : DSTAT	2 F	リセット時	0	0	1	1	0	0	1 MMOD	0
DMAバイトカウントレ DMAステータスレジ	: BCR1L ・ジスタチャネル1H : BCR1H スタ	2 F 3 0	リセット時 R/W	0	0	1 W	1 W	0 R/W	0 R/W		

レジスタ	ニーモニック	アドレス			1i	前		考			(4)
		o filia	DM1, 0	SME	アド	レス	S	M1, 0		7	ドレス
		SIT	0 0	M	DAF	2+1		0 0	М	SA	R+1
		1.0	0 1	M		- 1		0 1	M	0,	-1
		93.7	1 0	M		固定		1 0	М		固定
		7. 1	1 1	1/0		固定		1 1	1/0		固定
		au es	MMOD			€ -	ř.				
		D U	0		トイクルベースト		ルモー	۴			
	 レレジスタ	3 2	ピット	MWI1	MWIO	IWI1	IWIO	DMS1	DMS0	DIM1	DIMO
			- / 1								
	: DCNTL	- 03	リセット時	1	1	1	1	0	0	0	0
			In I have	_					_	-	-
	:DCNTL		リセット時	R/W		R/W	R/W		R/W	-	R/V
	:DCNTL		リセット時 R/W	R/W	R/W トステ	R/W	R/W	R/W	R/W ウェ・	R/W	R/V
	:DCNTL		リセット時 R/W MWI1,0	R/W ウェイ	R/W トステ 0	R/W	R/W	R/W	R/W ウェ・	R/W	R/V
	:DCNTL		リセット時 R/W MWI1,0 00	R/W ウェイ	R/W トステ 0	R/W	R/W	R/W VI1,0	R/W ウェ・	R/W イトスラ 0	R/V

レジスタ	ニーモニック	アドレス			備	17	3	考		524	
1.745	DIME FAIT DMS		DMSi	19.85	DIM 1, 0				ス増減	ž	
		1 = 480	1 I	ジ入力		0 0	M→I/C	1	MAR+1	IAR固	定
		1-		・ル入力		0 1	M→1/0	N (MAR-1	IAR固	定
		也因	M			1 0	1/0→1	1	AR固定	MAR-	
		10.10	a. I			1 1	1/0→1	1	AR固定	MAR-	- 1
ILベクタレジスタ		3 3	ビット	IL7	IL6	IL5					_
	: IL	2121-	リセット時	0	0	0	0	0	0	0	0
			R/W	R/W	R/W	R/W					
INT / TRAP=>>=		3 4	ピット	TRAP	UFO	_		1	ITE2	ITE1	ITEO
INTO THE STATE	:ITC	WHW	リセット時	0	0	1	1	1	0	0	1
			R/W	R/W	R				R/W	R/W	R/W
		1-65	127 0	DEEL	DEEM					CYC1	CYC
リフレッシュコントロー	・ルレジスタ	3 6	ピット	HEFE	REFW						
	: RCR		リセット時	1	1	1	1	1	1	0	0
			R/W	R/W	R/W					R/W	R/W

レジスタ	ニーモニック	アドレス			惊	前		考			
			CYC 1, 0	19:	フレッシ	ノュサイ	クル間	隔			
			0 0		10	ステー	+				
			0 1		20						
			1 0		40						
			1 1		80						
MMUコモンベースレ		3 8	ビット		CB ₆	CB ₅	CB ₄	CB ₃	CB ₂	CB ₁	CB ₀
	: CBR		リセット時	0	0	0	0	0	0	0	0
			R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
MMUバンクベースレ		3 9	ビット		BB ₆	BB ₅	BB ₄	BB ₃	BB ₂	BB ₁	BB ₀
	BBR		リセット時	0	0	0	0	0	0	0	0
			R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
MMUコモン/バンク		3 A	ビット	CA ₃	CA ₂	CA ₁	CAo	BA ₃	BA ₂	BA ₁	BAo
	: CBAR		リセット時	1	1	1	1	0	0	0	0
			R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
1/0コントロールレジ		3 F	ビット	IOA ₇	10A ₆	IOSTP					
	: ICR		リセット時	0	0	0	1	1	1	1	1
			R/W	R/W	R/W	R/W					

株式會社 日立製作所

電子 事業 本部 〒100 東京都千代田区丸の内一丁目5番 | 号(新丸ビル) 電話 東京(03)212-1111(大代)

栃木電子部品営業所 西那須野 (02873) 6-3312

多摩電子部品営業所 立 川(0425)27-0410(代)

高崎電子部品営業所 高 崎(0273) 25-2161

松本電子部品営業所 松 本(0263) 36-6632

茨城電子部品営業所 勝 田 (0292) 74-40 II

関西支店 大 阪(06)261-1111(大代)

京滋営業所 京 都 (075) 341-1771(代)

九州支店 福 岡(092) 741-5831(代)

中 部 支 店 名古屋 (052) 251-3111(大代)

北海道支店 札 幌(011) 261-3131(大代)

マイコンについての総合情報センター

日立マイコンセンター "GAIN" (03) 253-1405(代)

厚木電子部品営業所 厚 木 (0462) 22-0763 新潟電子部品事務所 新 潟 (0252) 41-8161(代) 横浜電子部品事務所 横 浜 (045) 871-3929 沿津電子部品事務所 沼 津 (0559) 32-4962

東北支店 仙 台(0222)23-0121(大代)

金沢営業所 金 沢(0762)63-2351(代)

中国支店 広島(082) 223-4111(代)

四国支店 高 松 (0878) 31-2111(代)